Ausbeute (Halbleitertechnik)

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Die Ausbeute (englisch yield) bei der Herstellung von integrierten Schaltkreisen (ICs) dient als Maßzahl zur Bewertung des Produktionsprozesses bzw. des Chipdesigns. Unterschieden wird hierbei zwischen theoretischer und praktischer Ausbeute.

Theoretische Ausbeute[Bearbeiten]

In diesem Artikel oder Abschnitt fehlen folgende wichtige Informationen: Mathematische Grundlagen fehlen - z.B. verschiedene Berechnungsmodelle wie etwa "Murphy's yield integral" oder das "negative binomial yield model" von Strapper

Du kannst Wikipedia helfen, indem du sie recherchierst und einfügst, aber kopiere bitte keine fremden Texte in diesen Artikel.

Drei Beispiele für die Änderung der Ausbeute auf einem 300-mm-Wafer in Abhängigkeit von der Die-Größe (links: 40 mm × 40 mm; mitte: 20 mm × 20 mm; rechts: 10 mm × 10 mm). Bei gleicher Defektanzahl (roter Punkt) verringert sich die Anzahl der defekten Chips (gelb) und es ergeben sich Ausbeuten von 35,7 %, 75,7 % bzw. 94,2 %.

Die theoretische Ausbeute gibt an, wie viele Chips auf der Fläche des verwendeten Wafers Platz finden.

Vereinfacht bedeutet das Waferfläche (anhand des Wafer-Durchmesser d) geteilt durch den Flächeninhalt eines einzelnen Die A_\text{Die}:

\text{DPW }= \frac{\frac{\pi \, d^2}{4}}{A_\text{Die}}

Für einen beliebigen Wafer-Durchmesser und der gewünschten IC-Größe lässt sich die Anzahl vollständiger „Dice pro Wafer“ (DPW) wie folgt näherungsweise berechnen:

\text{DPW} = d\pi\left (\frac{d}{4A_\text{Die}} - \frac{1}{\sqrt{2A_\text{Die}}} \right)

Da nicht die gesamte zur Verfügung stehende Wafer-Fläche ausgenutzt werden kann, muss von diesem errechneten Wert eine bestimmte Anzahl abgezogen werden. Dieser Teil richtet sich unter anderem danach, wie weit der produktionsbedinge Fotolack-Wulst vom Rand entfernt werden muss (edge bead removal[1]; edge exclusion width[2]), wie groß die Abstände zwischen den einzelnen Dice sind, ob es gesperrte Bereiche gibt (an denen der Wafer z. B. per Automat „angefasst“ wird) oder wie viele vollständige Dice sich tatsächlich auf der verbleibenden Fläche unterbringen lassen.

Mathematisch gesehen führt ein Wafer mit quadratischen Dice in vielen Fällen zu einer besseren Ausbeute als bei rechteckigen oder gar anders geformten Chips [3].

Praktische Ausbeute[Bearbeiten]

Die praktische Ausbeute bezeichnet die Anzahl der Chips, die den Produktionsprozess fehlerfrei verlassen, bzw. das Verhältnis der hergestellten Chips zur theoretischen Ausbeute in Prozent. Die praktische Ausbeute wird von den Herstellen meist nicht publiziert, bzw. sogar geheim gehalten.

Für den Hersteller ist die praktische Ausbeute ein Entscheidungspunkt in der Produktion. So gab beispielsweise TSMC 2002 bekannt, dass die Ausbeute bei der Herstellung des GeForce FX von 50 % auf 70 % gesteigert werden konnte und nun einer Massenfertigung nichts mehr im Weg stünde [4]. Andererseits ist die praktische Ausbeute auch ein Anzeichen für größere Probleme bei der Fertigung, beispielsweise gilt eine Ausbeute bei einem bereits seit einem Jahr genutzten Fertigungsprozess von unter 50 % als katastrophal. Zielwert zu diesem Zeitpunkt ist eigentlich bei über 90 %.[5]

Als Sweet Spot bezeichnet man die bestmögliche praktische Ausbeute gegen Ende der Lebensspanne eines Halbleiterbausteins – nachdem die Produktionsprozesse weiter optimiert werden, sollte der Sweet Spot so nahe wie möglich an der theoretischen Ausbeute liegen.[6]

Optimierung der Ausbeute[Bearbeiten]

Zur Optimierung der Ausbeute gibt es neben der Verwendung von größeren Wafern oder der Verkleinerung der Strukturgröße der integrierten Schaltkreise sowie der Verbesserung des Produktionsprozesses noch die Möglichkeit, nur punktuell defekte, sonst aber voll funktionsfähige Bausteine weiter zu verwenden. So kann beispielsweise bei einem Prozessor ein Teil des Cache deaktiviert werden (beispielsweise oft beim Intel Celeron) oder bei einem Mehrkernprozessor einer der Prozessorkerne deaktiviert werden, wie beim AMD Phenom und AMD Phenom II[7].

Literatur[Bearbeiten]

  • John E. Ayers: Digital integrated circuits: analysis and design. Mcgraw-Hill Higher Education, 2003, ISBN 0071181644, S. 31 ff.

Weblinks[Bearbeiten]

Einzelnachweise[Bearbeiten]

  1. Edge Bead Removal
  2. Presented at SPIE's Advanced Lithography 2007
  3. Christof Windeck: Infineon startet Serienproduktion auf 300-mm-Wafern. Auf: heise online. 10. Dez. 2001.
  4. 3D-Update: Neue Boards von ATI und Nvidia. Auf. Chip.de. 6. Dezember 2002.
  5. 40nm ATI / Nvidia shortage to last whole Q1 10; TSMC 40nm is still immature (englisch)
  6. Parwez Farsan: AMD nutzt Strained Silicon in der Produktion. Auf: computerbase.de. 22. August 2004.
  7. AMD Athlon II X4 Propus 600 Quad-Core Chips Include 45W Models. www.techPowerUp.com, 10. Juli 2009, abgerufen am 13. August 2012.