MLC-Speicherzelle

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

MLC-Speicherzellen (MLC kurz für englisch multi-level cell) sind Speicherzellen, in denen prinzipiell mehr als ein Bit pro Zelle gespeichert werden können. Das Speichern von mehr als einem Bit wird erreicht, indem anders als bei konventionellen SLC-Speicherzellen (SLC kurz für single-level cell) mehr als zwei Zustände (engl. levels) – entladenes und geladenes Floating-Gate – in einer Zelle gespeichert werden.

Das Abspeichern von mehreren Bits pro Speicherzelle hat zum Nachteil, dass im Allgemeinen die Lese- und Schreibgeschwindigkeit geringer sind und sich bei einem Ausfall der Zelle die Bitfehlerrate (engl. bit error rate, BER) im Vergleich zu einer SLC-Speicherzelle erhöht. Aus diesem Grund sind komplexere Fehlerkorrekturverfahren zum Sichern des Informationsgehalts der Daten erforderlich. In der Regel werden hier BCH-Codes eingesetzt.

Flash-Speicher[Bearbeiten]

Die Technik wird vor allem bei NAND-Flash-Speichern verwendet, in denen pro Speicherzelle, welche aus einem MOSFET mit Floating-Gate besteht, mehrere Bits – zur Zeit (2009) bis zu vier[1] – gespeichert werden können. Dadurch wird die Speicherdichte erhöht. Seit dem Aufkommen von Speicherzellen, die drei Bits pro Zelle speichern können (TLC-Speicherzellen) wird die Bezeichnung MLC-Speicherzelle oft synonym für 2-Bit-Speicherzellen verwendet.[2]

Da MLC-SSD-Speicher bei gleicher Speicherkapazität weniger Chipfläche benötigt, ist MLC-SSD-Speicher deutlich günstiger als SLC-Speicher und wird vorwiegend bei leseintensiven Speicheranforderungen benutzt. Bei Produkten, die auf Flash-Speichern basieren (z. B. USB-Sticks) können die Abkürzungen SLC oder MLC in der Produktbezeichnung Hinweise auf die Verwendung von SLC oder MLC geben.

Hintergrund[Bearbeiten]

In vielen Speicherbausteinen wird in jeder Speicherzelle ein Bit gespeichert, z. B. in DRAMs, indem in der Zelle einer von zwei möglichen Zustände abgespeichert wird. Dabei ist einem Zustand eine logische 0, einem zweiten Zustand eine logische 1 zugeordnet. Im DRAM entspricht eine Spannung von 0 V in der Zelle der logischen 0, eine Spannung in Höhe der Spannung VBLH (engl. voltage bit line high) der logischen 1.

Bei verschiedenen Speichertechnologien ist es möglich, mehr als zwei Zustände der Speicherzelle zu unterscheiden und diesen entsprechend mehr als ein Bit zuzuordnen. Dies wird bisher vor allem bei Flash-Speichern angewendet, allerdings wird auch für weitere Speichertypen an diesem Thema geforscht, beispielsweise bei PCRAM.

Vor- und Nachteile[Bearbeiten]

Der wesentliche Vorteil bei Multi-Level-Speicherung ist die höhere Speicherdichte, da hier mehr als ein Bit pro Zelle abgespeichert wird. Somit kann auf der gleichen Chipfläche die doppelte (oder noch höhere) Informationsmenge gespeichert werden als in einem Speicher mit Single-Level-Speicherung. Insbesondere bei Halbleiterspeichern bietet dies erhebliche Kostenvorteile, da die benötigte Chipfläche ein wesentlicher Kostenfaktor bei der Herstellung ist.

Nachteilig bei Multi-Level-Speicherung ist, dass einerseits die Bewertung des Speicherinhalts langsamer geschieht – da der Abstand zum Schwellwert kleiner ist – und mit aufwändigeren Schaltungen durchgeführt werden muss. Aufgrund des geringeren Abstands zum Schwellwert ist auch die Fehleranfälligkeit größer, da im Vergleich zur Single-Level-Speicherung kleinere Veränderungen des Speicherzustandes reichen, um in einen benachbarten Zustand zu fallen und damit ein oder mehrere Bits zu verändern. Im Vergleich zur Single-Level-Speicherung sind komplexere Fehlerkorrekturverfahren zum Sichern des Informationsgehalts der Daten erforderlich, in der Regel werden bei Flash-Speichern BCH-Codes eingesetzt.

Beispiel[Bearbeiten]

Bei PCRAM kann eine Speicherzelle Widerstandswerte in einem weiten Bereich annehmen, z. B. von 10 kΩ bis 10 MΩ. Damit könnten folgende Zuordnungen zu Bit-Werten und die Schwellwerte zwischen den Zuständen definiert werden, so dass pro Zelle mehrere Bits abgespeichert werden (siehe Tabelle).

Vergleich von Single-Level- und Multi-Level-Speicherung
Multi-Level-Speicherung Single-Level-Speicherung
Schwellwert Widerstandswert Binärwert Schwellwert Widerstandswert Binärwert
  10 kΩ 00   10 kΩ 0
33 kΩ
333 kΩ
  100 kΩ 01
333 kΩ
  1 MΩ 10
3,3 MΩ
  10 MΩ 11   10 MΩ 1

Einzelnachweise[Bearbeiten]

  1. Vier Bits pro Flash-Speicherzelle
  2. vgl.  Rino Micheloni, Alessia Marelli, Kam Eshghi: Inside Solid State Drives (SSDs). Springer, 2012, ISBN 978-9400751460, S. 60 ff. (eingeschränkte Vorschau in der Google-Buchsuche).