Benutzer:Huebner michael/Strukturierter Hardware-Entwurf

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Strukturierter Hardware Entwurf (Structured hardware design) ist eine modulare Entwurfs-Methodologie für digitale Hardware und andere Hardware), auch Strukturierter VLSI Entwurf genannt. Diese Methodologie wurde mit der Hardware-Beschreibungs-Sprache KARL und der dazugehörigen interaktiv graphischen Schnittstellen-Sprache [[A Block diagram Language|ABL]] weiterentwickelt, der ersten Hardware-Sprache, die auch topologische Sprachelemente führt, die regelmäßiges VLSI-Layout-“floor planning“ unterstützt, zwecks Vermeidung Fläche verschwendender Spaghetti-strukturierter Verdrahtungsmuster, sowie auch strukturierte Verdrahtungs-Funktionen (shift, shuffle, butterfly, reflect, u.v.a.m.), womit die Sprache auch als Entwurfs-Kalkül verwendet werden kann. Dies wird erreicht durch die sogenannte Domino Notation [1] über eine repetitive Anordnung aneinanderstoßender rechtwinkliger Makro Blöcke die durch [[wiring by abutment]] miteinander verdrahtet werden. Ein Beispiel ist die Aufteilung des Layout eines Integer-Addierers durch Aneinanderreiung von bit slice Zellen (daher die Bezeichnung "Domino Notation") [2]. In komplexen Entwürfen kann die Strukturierung durch eine Zellen-Hierarchien (Schachtelung der Zellen) erreicht werden. Der Begriff "Structured hardware design" wurde von [[Reiner Hartenstein]] geprägt [3] in Erinnerung Edsger Dijkstras Ansatz structured programming [4] durch Prozedur-Schachtelung zwecks Vermeidung der Nachteile von go to-Befehlen. In diesem Zusammenhang hat Hartenstein auch darauf hingewiesen, daß der Bus ebenso nachteilig für Structured hardware design ist, wie das go to für structured programming. Wegen der memory wall ist diese Schälichkeit des [[Bus (Datenverarbeitung)|Bus]] eine der Ursachen des von Neumann Syndroms.

Auf der Basis von structured hardware design als Entwurfs-Kalkül hat Reiner Hartenstein in den frühen 1980er Jahren die Anwendung von Term Rewriting vorgeschlagen zur automatischen Ableitung von strukiturierten VLSI Layout-Floorplans aus Mathematischen Formeln. Zwei Jahrzehnte später wurde dieser Vorschlag implementiert durch Mauricio Ayala-Rincon, ermutigt durch Hartensteins. Zuvor waren Rewriting Methoden nur bottom-up angewandt worden, also für die Verifikation. Durch diese Idee, veranschaulicht durch sein frühes Integer-Multiplizierer-Beispiel [5] ist Hartenstein der Initiator der Anwendung von Term Rewriting im top-down Modus, also zur Synthese.


Footnotes[Bearbeiten | Quelltext bearbeiten]

References[Bearbeiten | Quelltext bearbeiten]

  1. [http://xputers.informatik.uni-kl.de/staff/hartenstein/karlHistory.html#2 "The History of KARL and ABL"]
  2. [http://en.wikipedia.org/wiki/Domino_notation "Die Domino-Notation"]
  3. ["R. Hartenstein: Microprogramming concepts - a step towards structured hardware design; Proc. 7th ann. workshop on Microprogramming, Palo Alto, CA, USA,: 1974"]
  4. ["E. Dijkstra: Go To Statement Considered Harmful; Communications of the ACM, Vol. 11 (1968)"]
  5. ["R. Hartenstein: Structured Hardware Design: a Design Language Approach; North Holland / American Elsevier, Amsterdam / New York, 1977"]

[[Kategorie:Halbleiterbauelement]] [[Kategorie:Elektrische Schaltung]] [[Kategorie:Aufbau- und Verbindungstechnik der Elektronik]] [[Kategorie:Hardwarebeschreibungssprachen]] [[Kategorie:Entwurfs-Atomatisierung]]