Hardwarebeschreibungssprache

aus Wikipedia, der freien Enzyklopädie
Zur Navigation springen Zur Suche springen

Eine Hardwarebeschreibungssprache (englisch Hardware Description Language, HDL) ist eine formale Sprache, mit der Operationen von integrierten Schaltungen und ihr Design beschrieben sowie in Simulationen getestet werden können.[1] Die Sprachen Verilog und VHDL gehören zu den weltweit am häufigsten genutzten Sprachen um digitale Logik zu beschreiben und sind als Industriestandards etabliert.[2] HDLs sind Teil der Electronic Design Automation.

Hardwarebeschreibungssprachen drücken ein zeitliches Verhalten und/oder eine (räumliche) Schaltkreisstruktur in normalem Text aus. Im Gegensatz zu Software-Programmiersprachen beinhalten Syntax und Semantik der HDLs in ihrer Notation Möglichkeiten, zeitliche Abläufe und Gleichzeitigkeiten auszudrücken, wie es von Hardware verlangt wird. Sprachen, deren einziges Merkmal es ist, Verbindungen von elektronischen Schaltungen in Form von Netzlisten wiederzugeben, werden als Netlist-Sprachen bezeichnet.

Anwendung[Bearbeiten | Quelltext bearbeiten]

Ein Grund für den Einsatz einer HDL ist die Möglichkeit der automatischen Erzeugung von Netzlisten für integrierte Schaltungen durch ein Synthesetool. So lassen sich Schaltungen beispielsweise in konfigurierbaren Mikroelektronik-Bausteinen wie Field Programmable Gate Arrays (FPGAs) oder in anwendungsspezifischen integrierten Schaltungen (ASICs) realisieren.

Für die Synthese der Schaltung, das Erzeugen einer Netzliste, ist typischerweise nur ein Teil der Sprache, bezogen auf Syntax und Semantik, geeignet. Im Bereich digitaler Schaltung kommt bevorzugt die Logiksynthese zur Anwendung. Die restlichen Teile der Sprache eignen sich zum einfacheren Modellieren einer Testumgebung zur Verifikation der Funktionsfähigkeit in Simulationsprogrammen. Ein Beispiel für ein nicht synthesefähiges Sprachkonstrukt, ist die Ein- und Ausgabe von Dateien (File-I/O), das nur in der Simulationsumgebung zur Verfügung steht. Der konkrete Umfang, welche Teile der Sprache noch synthesefähig sind, hängt von den eingesetzten Synthesewerkzeugen ab. So waren in der Anfangszeit der Logiksynthese digitale Multiplikationen nicht direkt synthetisierbar. Die im Jahr 2008 verfügbaren Werkzeuge beherrschen im Regelfall die direkte Synthese der Multiplikationsoperation in Hardware.

Folgende Abstraktionsebenen werden verwendet:

  • Verhaltensmodell (behavioral, zum Teil nicht synthesefähig)
  • Register-Transfer-Level (RTL-Modell, synthesefähig)
  • Gatelevel-Modell (Netzliste)

Geschichte[Bearbeiten | Quelltext bearbeiten]

VHDL[Bearbeiten | Quelltext bearbeiten]

Die Entwicklung der HDL hängt generell mit der Entwicklungsgeschichte der Computerindustrie und speziell Mikroelektronik zusammen. Aufgrund zunehmender Designs, Entwicklungen und Komplexität, spendierte das amerikanische Verteidigungsministerium (DoD) in den frühen 1980er Jahren ein Programm zur Standardisierung von digitalen Systemen, dem sog. VHSIC (Very High-Speed IC)-Programm.[1][3] Die Umsetzung dieser Anforderung eines „standardisiertes Dokumentationswerkzeug, das detaillierte Informationen sowohl über die Schnittstelle (d. h. Eingänge und Ausgänge) als auch über das Verhalten von digitalen Systemen“ bewerkstelligt, erfolgte durch die Firmen Texas Instruments, IBM, and Intermetrics. Eine erste Version des „Werkzeugs“ VHDL wurde 1985 veröffentlicht und später an das IEEE übergeben. Das IEEE veröffentlichte dann 1987 den Standard IEEE 1076–1987.

Verilog[Bearbeiten | Quelltext bearbeiten]

Verilog entstand unabhängig von VHDL und wurde als HDL zur Logiksimulation (Verilog-XL) 1983 von Automated Integrated Design Systems (später: Gateway Design Automation) unter Federführung von Phil Moorby entwickelt.[4] GDA wurde schließlich 1990 von Cadence übernommen. Um gegenüber VHDL nicht an Popularität einzubüßen, veröffentlichte Cadence die HDL zur Weiterentwicklung. Das IEEE normierte Verilog schließlich 1995 als Standard IEEE 1364.

KARL und ABL Sprachen[Bearbeiten | Quelltext bearbeiten]

Die ersten Hardware-Beschreibungssprachen (um 1977) waren ISP (Instruction Set Processor)[5] von der Carnegie Mellon University, und KARL, von der Universität Karlsruhe, später weiterentwickelt an der TU Kaiserslautern.[6] ISP ähnelte einer Software-Programmiersprache und diente der Beschreibung des Ein-/Ausgabe-Verhaltens für die Simulation. Damit ist es allerdings kaum verwendbar für die Synthese. Zur Sprache KARL und ihrer Implementierung gehörte auch ein Entwurfs-Kalkül zur Unterstützung von „VLSI chip floorplanning“ und strukturiertem Hardware-Entwurf. Es stellt auch die Basis von KARLs interaktiv graphischer Schwester-Sprache ABL, implementiert in den frühen 1980er Jahren beim Forschungszentrum CSELT in Turin, Italien, als graphisches VLSI-Entwurfs-System ABLED. In der Mitte der 1980er Jahre implementierte ein EU-gefördertes Konsortium ein komplettes „VLSI design framework“ um KARL und ABL herum.[7] 1983 führte die Firma Data-I/O die Sprache ABEL ein, um Logik-Systeme und Schaltwerke (engl. finite state machines) zu beschreiben.

Abgrenzung „Programmierung“[Bearbeiten | Quelltext bearbeiten]

Regelmäßig (und fälschlicherweise) wird der Begriff Programmieren synonym für das Schreiben einer Hardwarebeschreibung benutzt. Dies resultiert daraus, dass HDLs eine ausführbare Spezifikation einer bestimmten Hardware darstellen. Ein Simulationsprogramm, das die grundlegende Semantik der Sprache und den Verlauf der Zeit bereitstellt, bietet dem Elektronikentwickler die Möglichkeit, ein Stück Hardware zu modellieren, bevor es physisch (halbleitertechnisch) hergestellt wird. Diese Möglichkeit der Ausführung lässt es so aussehen, als würde diese Sprache dazu benutzt, etwas zu „programmieren“, wobei sich diese Art der Ausführung von der Software Kompilierung und der Ausführung bezogen unterscheidet. Die Unterscheidung kann auch am "Ziel" der jeweiligen Methode (Software vs. Hardware) verstanden werden: Das Ergebnis bei Software ist ein ablauffähiges Programm für einen vorgegebenen Computer (z. B. Mikrocontroller). Hingegen ist das Ergebnis bei HDLs ein "Hardware-Baustein" bzw. Chip. Ein rechtliches Unterscheidungsmerkmal ist, dass sog. "Computerimplementierte Erfindungen" in Deutschland patentierbar sind, hingegen reine Computerprogramme nicht. Nichtsdestotrotz wird in der Fachwelt dennoch z. B. der englische Begriff Coding im Zusammenhang mit HDLs verwendet.[8]

Erweiterungen & System-Sprachen[Bearbeiten | Quelltext bearbeiten]

Es existieren auch HDLs und Simulatoren für das Modellieren in Digital- und Analogtechnik, bspw. die Erweiterung VHDL-AMS (kurz für: VHDL Analog-Mixed-Signal).[9]

Es ist möglich, Hardware semantisch in einer verbreiteten Sprache wie C++, in Verbindung mit umfangreichen Klassenbibliotheken, zu beschreiben. Diesen Ansatz verfolgt SystemC, welches aber derzeit nur in Ausnahmefällen synthesefähig ist und primär im akademischen Bereich eingesetzt wird. „Normales“ C++ enthält hingegen außerdem keine Möglichkeiten, um einen Zeitverlauf zu beschreiben, und ist deshalb nicht geeignet.

Standards[Bearbeiten | Quelltext bearbeiten]

HDLs sind durch verschiedene IEEE und IEC Standards normiert. Das IEEE Design Automation Standards Committee (DASC) ist für die Normierung verantwortlich.[10] Im Folgenden seien einige Beispiele aufgezählt:[11]

  • IEEE 1076-2019 - VHDL[12]
  • IEC - 62530 - SystemVerilog[13]
  • IEC - 61691-6: Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions[14]

Literatur[Bearbeiten | Quelltext bearbeiten]

Skripte[Bearbeiten | Quelltext bearbeiten]

  • Andreas Mäder: VHDL Kompakt. Universität Hamburg 2022 (uni-hamburg.de [PDF]).

Weblinks[Bearbeiten | Quelltext bearbeiten]

Einzelnachweise[Bearbeiten | Quelltext bearbeiten]

  1. a b Brock J. LaMeres: Introduction to Logic Circuits & Logic Design with VHDL. Springer International Publishing, Cham 2019, ISBN 978-3-03012488-5, S. 156 ff., doi:10.1007/978-3-030-12489-2 (springer.com [abgerufen am 28. Dezember 2022]).
  2. Lu Dai: Make an Impact and Get Involved in Standards Development and Evolution. In: EDACafé. Internet Business Systems Inc., 12. März 2020, abgerufen am 28. Dezember 2022 (englisch).
  3. VHDL. In: SemiconductorEngineering. SMG, abgerufen am 28. Dezember 2022 (amerikanisches Englisch).
  4. Philip Moorby. Computer History Museum, abgerufen am 28. Dezember 2022 (englisch).
  5. Mario R. Barbacci, Gary E. Barnes, Roderic Geoffrey Galton Cattell, Daniel P. Siewiorek: The ISPS Computer Description Language. Computer Science Department (Carnegie Mellon University), 1. Juni 1978, doi:10.1184/R1/6610637.v1 (englisch, cmu.edu [abgerufen am 28. Dezember 2022]).
  6. Reiner W. Hartenstein: KARL and ABL. In: Fundamentals and Standards in Hardware Description Languages. Springer Netherlands, Dordrecht 1993, ISBN 978-94-010-4846-0, S. 447–466, doi:10.1007/978-94-011-1914-6_16 (englisch, springer.com [abgerufen am 28. Dezember 2022]).
  7. Jean P. Mermet (Hrsg.): Fundamentals and Standards in Hardware Description Languages. Springer Netherlands, Dordrecht 1993, ISBN 978-94-010-4846-0, doi:10.1007/978-94-011-1914-6 (englisch, springer.com [abgerufen am 28. Dezember 2022]).
  8. Pong P. Chu: RTL Hardware Design using VHDL: Coding for Efficiency, Portability, and Scalability. Wiley-Interscience, Hoboken, N.J. 2006, ISBN 0-471-78639-X (ieee.org).
  9. Johann Siegl, Edgar Zocher: Entwicklungsmethodik und Entwurfswerkzeuge. In: Schaltungstechnik. Springer Berlin Heidelberg, Berlin, Heidelberg 2018, ISBN 978-3-662-56285-7, S. 9–92, doi:10.1007/978-3-662-56286-4_2 (springer.com [abgerufen am 28. Dezember 2022]).
  10. DASC Webpage. The Design Automation Standards Committee, abgerufen am 28. Dezember 2022 (englisch).
  11. IEEE Standards. Accellera Systems Initiative, 2022, abgerufen am 28. Dezember 2022 (englisch).
  12. IEEE 1076-2019 – IEEE Standard for VHDL Language Reference Manual. In: IEEE SA. IEEE, 23. Dezember 2019, abgerufen am 28. Dezember 2022 (englisch).
  13. IEC - 62530 - SystemVerilog – Unified Hardware Design, Specification, and Verification Language | Engineering360. In: GlobalSpec / Engineering360. International Electrotechnical Commission (IEC), 1. Juli 2021, abgerufen am 28. Dezember 2022 (englisch).
  14. IEC - 61691-6 - Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions | Engineering360. In: GlobalSpec / Engineering360. International Electrotechnical Commission (IEC), 1. Juni 2021, abgerufen am 28. Dezember 2022 (englisch).