System-in-Package

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

System-in-Package (SiP) ist ein Integrationsansatz in der Mikroelektronik, der sich technisch zwischen der monolithischen On-Chip-Integration (System-on-a-Chip, SoC) auf einem Die (ungehauster Halbleiter-Chip) und der On-Board-Integration diskreter Bauelemente auf einer Leiterplatte (PCB, Multi-Chip-Modul) befindet. Dabei werden passive und aktive Bauelemente sowie weitere Komponenten mittels Mikrosystemtechnologien auf mehreren Halbleiter-Chips hergestellt und diese in einem Gehäuse (genannt IC-Package) mittels der Aufbau- und Verbindungstechnik vereint. Im Unterschied zu den bereits seit langem hergestellten Multi-Chip-Modulen, die planar (also zweidimensional) aufgebaut sind und somit zu den elektronischen Flachbaugruppen gehören, lässt sich in einem SiP auch die vertikale Integration von Komponenten realisieren (3D, 2,5D SiP). Die elektrischen Verbindungen zwischen den einzelnen Dies werden wahlweise durch Bonddrähte, als leitfähige Dünnschichten an Seitenkanten der Dies oder als Durchkontaktierung des Dies ausgeführt.

SoC und SiP stellen zwei wichtige Herstellungsverfahren für komplexe integrierte Halbleiterbausteine dar. Beim SiP können Dies verwendet werden, die auf unterschiedlichen Materialien basieren oder mit verschiedenen Prozessstrukturen hergestellt wurden. Zusätzlich können in einem SiP diskrete periphere Bauteile mit im Gehäuse integriert werden. Beim SiP ist die Herstellung (Packaging) teurer als beim SoC, während eine komplette Integration aller Funktionalitäten auf einem Chip meist teurer ist. Welche Variante günstiger ist, hängt sehr von der Funktionalität der Schaltung ab.

Zum Entwerfen von SiPs gibt es Design-Software von den großen EDA-Anbietern. Bei der SiP ist es ökonomisch sinnvoll mittels Known-Good-Die-Tests die Fehlerfreiheit der Chips bereits vor der Integration zu prüfen.

Verwandte Ansätze[Bearbeiten | Quelltext bearbeiten]