Logiksynthese

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Die Logiksynthese ist ein Bereich der technischen Informatik und Elektrotechnik/Nachrichtentechnik, der sich mit dem Entwurf von Schaltkreisen beschäftigt, die eine Boolesche Funktion realisieren. Basis ist die Boolesche Algebra. Ziel ist es, aus den vielen Möglichkeiten zur Realisierung einer Booleschen Funktion die kostengünstigste zu finden. Für die Realisierung von Booleschen Funktionen durch ein PLA bedeutet kostengünstig, eine Boolesche Funktion mit möglichst wenig Zeilen (entsprechend den Monomen des Booleschen Ausdrucks) sowie insgesamt möglichst wenig Transistoren pro Zeile (entsprechend den Literalen des Booleschen Ausdrucks) zu finden. Dies wird mit dem Verfahren nach Quine und McCluskey oder der veralteten Methode des Karnaugh-Veitch-Diagramms erreicht.

Für FPGAs ist die Aufgabenstellung komplexer da dieselbe Funktion aus verschiedenen Grundenelementen des FPGA realisiert werden kann. Beispielsweise kann ein 4 bit Schieberegister aus:

realisiert werden.

Fasst man die Funktion des Schieberegister allgemeiner und benutzt dieses zur Parallel-Seriell-Wandlung sind weitere Realisierungsmöglichkeiten möglich:

  • Multiplexer mit 2bit Zähler
  • Multiplizierer Block

Für eine optimale Lösung sind hierbei die logischen Gleichungen um Randbedingungen (engl. constraints) zu ergänzen.

Bei der Entwicklung von digitalen integrierten Schaltkreisen, wie zum Beispiel Mikroprozessoren, ist die Logiksynthese einer von mehreren Entwurfsschritten.

Siehe auch[Bearbeiten]