MOESI

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche
Die Seiten MESI, Modified-Shared-Invalid Protokoll und MOESI überschneiden sich thematisch. Hilf mit, die Artikel besser voneinander abzugrenzen oder zusammenzuführen (→ Anleitung). Beteilige dich dazu an der betreffenden Redundanzdiskussion. Bitte entferne diesen Baustein erst nach vollständiger Abarbeitung der Redundanz und vergiss nicht, den betreffenden Eintrag auf der Redundanzdiskussionsseite mit {{Erledigt|1=~~~~}} zu markieren. Simon04 23:00, 10. Mär. 2011 (CET)

MOESI (Modified, Owned, Exclusive, Shared, Invalid) ist ein Protokoll zur Wahrung der Cache-Kohärenz in speichergekoppelten Multiprozessorsystemen. Es umfasst alle möglichen Zustände einer Cache-Line, die auch von anderen Protokollen her bekannt sind. Jede Cache-Line befindet sich in einem von fünf Zuständen (vgl.[1], S. 165ff):

Das MOESI-Protokoll ist eine komplizierte Variante des MESI-Protokolls. Es vermeidet das Zurückschreiben von modifizierten Cache-Lines, wenn andere CPUs diese lesen wollen. Stattdessen wird der aktuelle Wert bei jeder Veränderung zwischen den Caches direkt propagiert (siehe Zustand Owned).

MOESI bietet keinen wesentlichen Vorteil gegenüber MESI, wenn das Verbindungsnetzwerk zwischen Prozessoren und Speichercontroller ein Bus ist. Es ist hingegen bei direkten Netzwerken von Vorteil, wie zum Beispiel bei AMD-Opteron-Systemen. Das Vermeiden des Zurückschreibens von modifizierten Cache-Lines sorgt hier für die Entlastung von Verbindungsnetzwerk und Speichercontroller. Außerdem kann die Kommunikation zwischen zwei oder mehreren CPUs bzgl. Latenz und Übertragungsrate signifikant besser sein als zwischen CPU und Hauptspeicher. Bei Multicore-CPUs mit jeweils eigenen Caches pro Core ist dies meist der Fall.

Im Bereich der System on a Chip kann die Verwendung des zusätzlichen "Owned" Zustandes Energie sparen, wenn hierdurch der Zugriff auf extern angebundenen Speicher entfällt. Im Falle des AMBA Buses von ARM ist die benötigte Energie eines chipexternen Speicherzugriffs laut Herstellerangaben bis zu zehn mal höher als ein chipinterner Speichertransfer zwischen zwei Bus Mastern. Der AMBA Bus unterstützt seit Version 4 das MOESI Protokoll.[2]

Zustandsdiagramm[Bearbeiten]

Legende zum Zustandsdiagramm

Zur Verbesserung der Verständlichkeit und Übersichtlichkeit wurde das Zustandsdiagramm in zwei (für aktive und passive CPUs) geteilt. Durch Automatenvereinigung lässt sich ein äquivalenter Automat erzeugen, der beide Diagramme vereint.


Bedingungen Beschreibung
Read Hit Treffer beim lokalen Lesen
Write Hit Treffer beim lokalen Schreiben
Snoop Hit on Read Treffer beim fremden Lesen
Snoop Hit on Write Treffer beim fremden Schreiben
Read Miss Fehltreffer beim lokalen Lesen
Write Miss Fehltreffer beim lokalen Schreiben
shared mit Snoop Hits in anderen Caches
not shared ohne Snoop Hits in anderen Caches

Zustände[Bearbeiten]

Modified (genauer: Modified Exclusive)[Bearbeiten]

Der Cache besitzt die einzige Kopie der Cache-Line und hat sie modifiziert (dirty). Wenn er die Cache-Line entfernt, muss er den Hauptspeicher aktualisieren. Wenn eine Leseanfrage von einem anderen Prozessor kommt, schickt er die Daten dieser Cache-Line an ihn und ändert seinen eigenen Zustand auf owned. Der Zustand der Cache-Line des anderen Prozessors wird auf shared gesetzt. Bei einer Schreibbenachrichtigung eines anderen Prozessors setzt er seine Cache-Line auf invalid.

Owned (genauer: Modified Shared)[Bearbeiten]

Der Cache besitzt eine von mehreren Kopien der Cache-Line. Er hat seine Cache-Line verändert, aber noch nicht zurückgeschrieben: Im Hauptspeicher steht aber ein veralteter (also ungültiger) Wert. Bei allen anderen Prozessoren, die diese Cache-Line haben, ist diese im Zustand shared. Der Prozessor ist dafür verantwortlich, beim Schreiben in diese Cache-Line alle anderen Caches zu aktualisieren. Sendet ein anderer Prozessor eine Leseanfrage, sendet der Cache die aktuellen Daten direkt an den Anfragenden. Bei einer Schreibbenachrichtigung eines anderen Prozessors wechselt er in den Zustand invalid. Derjenige, welcher geschrieben hat, ändert dann seinen Zustand in owned. Bei allen anderen Caches ändert sich nichts (der Zustand bleibt auf shared, falls Cache-Line vorhanden).

Exclusive[Bearbeiten]

Der Cache besitzt die einzige Kopie der Cache-Line und hat sie nicht modifiziert (clean, unmodified). Bei einer Leseanfrage schickt er die Daten zum Anfragenden. Die Zustände beider Cache-Lines gehen dann in den Zustand Shared über. Bei einer Schreibbenachrichtigung invalidiert er die Cache-Line.

Shared[Bearbeiten]

Der Cache besitzt eine von mehreren aktuellen Kopien der Cache-Line. Eine Cache-Line in diesem Zustand darf nur gelesen werden.

Invalid[Bearbeiten]

Die Cache-Line ist ungültig. Wird sie vom Prozessor angefragt, tritt ein Cache-Miss auf, und die Daten müssen aus dem Hauptspeicher (oder einem anderen Cache) geholt werden. Dazu schickt er gleichzeitig eine Anfrage an den Speicher und an alle anderen Prozessoren. Ist die Cache-Line bereits in einem anderen Cache vorhanden und ist diese dort modifiziert (modified oder owned), so werden die Daten von dort geliefert. Die vom Speicher kommenden Daten werden ignoriert, da diese nicht aktuell sind. War die Cache-Line in einem anderen Prozessor auf modified, so ändert sich der Zustand dort auf owned. In jedem Fall wird der Zustand der Cache-Line in diesem Cache auf shared gesetzt. Ist die Cache-Line nirgends modifiziert, so nimmt der Cache die Daten aus dem Speicher. Je nachdem, ob die anderen Prozessoren die Cache-Line in ihrem Cache haben oder nicht, wird die neue Cache-Line in den Zustand exclusive bzw. shared gesetzt. Bei einer Leseanfrage oder Schreibbenachrichtigung passiert im Zustand invalid nichts.

Siehe auch[Bearbeiten]

Einzelnachweise[Bearbeiten]

  1. AMD64 Architecture Programmer's Manual Vol 2 'System Programming'
  2. Introduction to AMBA® 4 ACE™ (PDF-Datei; 908 kB)