Scan Test

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Scan Test bezeichnet bei (modernen) digitalen Schaltungen ein spezielles Verfahren zum Testen auf strukturelle (das heißt fertigungsbedingte) Schäden. Es beruht auf einer Hintereinanderschaltung sämtlicher im Entwurf verwendeter Flip-Flops mit einer Modus-Ansteuerung, so dass zwischen einer seriellen Betriebsart in dieser Hintereinanderschaltung (Shift-Betrieb) oder der Normalbetriebsart der Schaltung hin- und hergeschaltet werden kann. Das erste und letzte Flip-Flop sind mit einem speziellen Ein- bzw. Ausgang in die Schaltung verbunden, sodass bestimmte Testmuster in die Schaltung hineingeschoben und ausgelesen werden können. Bei entsprechender Umschaltstrategie zwischen Shift- und Normalbetrieb und gegebenem Eingangsbitmuster ergibt sich ein bestimmtes Ausgangsbitmuster, bei dessen Nichtauftreten ein struktureller Fehler angenommen werden muss, der zum Aussortieren der Schaltung führt. Sämtliche Elemente dieses Testverfahrens, das Erzeugen der Hintereinanderschaltung (scan chain) und die Generierung von Eingangsmustern zum Einspeisen und Ausgangsmuster für den Vergleich werden von Software-Werkzeugen übernommen: die scan insertion, meist im Rahmen der Synthese und ATPG: automatic test pattern generation.

Siehe auch[Bearbeiten]