Chip-On-Board-Technologie

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche
Beispiel eines LCD-Moduls, welches in COB-Technik ausgeführt ist

Die Chip-on-Board-Technologie (Abk.: COB, deutsch Nacktchipmontage) ist ein Verfahren zur Direktmontage von ungehäusten Halbleiter-Chips auf Leiterplatten zu einer elektronischen Baugruppe.[1] Heute verwendet man den Begriff COB für alle Baugruppen, die den nackten Halbleiter beinhalten, während man darunter ursprünglich ausschließlich Baugruppen mit Chip-and-Wire-Technik verstand.

Montagevarianten[Bearbeiten]

Kontaktierung am Beispiel eines Leistungstransistors, dabei wurde der Gate- bzw. der Source-Anschluss durch Drahtbonden und der Drain-Anschluss durch Chipbonden realisiert

Bei der Montage von ungehäusten Halbleiter-Chips werden zwei Varianten unterschieden:

  • Direct Chip Attach – der Chip wird direkt auf dem Substrat befestigt;
  • Tape-Automated Bonding – Technik, bei der der Chip auf einen Zwischenträger vormontiert wird, der bei der fertig zusammengefügten Baugruppe die Verbindung zum Substrat herstellt.

Die erste Montagevariante Direct Chip Attach, also die direkte Montage des ungehäusten Halbleiter-Chips auf den Verdrahtungsträger, kann mithilfe unterschiedlicher Techniken erfolgen:

  • Entweder mithilfe der Chip-and-Wire-Technik, bei der der Chip direkt auf die Leiterplatte geklebt und mittels Drahtbrücken mit dem Leiternetzwerk elektrisch verbunden wird. Dabei befinden sich die Kontaktflächen des Chips auf der von der Leiterplatte abgewandten Seite des Chips.
  • Oder man montiert den Chip mithilfe der Flip-Chip-Technik, bei der vorher auf die Kontaktflächen des Chips aufgebrachte Lotkugeln oder leitfähige Kunststoffhügel den Chip mit dem Verdrahtungsträger elektrisch und mechanisch verbinden. Die Kontakte des Chips sind dabei der Leiterplatte zugewandt.[1]

Arbeitsschritte bei der Direktmontage mittels Chip-and-Wire-Technik:

  1. Chipbonden: Bezeichnet das Bestücken und Kleben solcher Bauteile auf den Träger.
  2. Drahtbonden: Das Verbinden der Drähte (Gold, Aluminium, seltener Palladium, Kupfer) vom Chip zum Träger (PCB/Platine, Keramik, Flexprint, Glas, sonstige).
  3. Chip-Verguss (engl. glob top): Das Vergießen der kontaktierten Chips.

Bei der zweiten Variante, Tape Automated Bonding, wird der Chip auf einem Zwischenverdrahtungsträger vormontiert und mit diesem zusammen auf der Leiterplatte montiert.[1]

Vor- und Nachteile[Bearbeiten]

Leiterplatte einer elektronischen Quarzuhr mit COB; Rechts Uhrenquarz, Kontakte zum LC-Display im vorderen und hinteren Bildbereich

Als Vorteil dieses Verfahrens ergibt sich eine höhere Taktfrequenz aufgrund von kürzeren Wegen zwischen Chip und Leiterplatte. Weiterhin kommt es zu einer besseren thermischen Anbindung zwischen dem Chip und der Leiterplatte, hierbei trägt das Vergussmaterial ebenfalls zur Wärmeableitung auf die Leiterplatte bei. Im Vergleich zu Chips im Gehäuse wird weniger Platz benötigt, damit eine höhere Integrationsdichte auf der Leiterplatte und preiswertere Herstellung. Darüber hinaus kann durch Parallelschaltung mehrerer Bonddrähte ein geringer elektrischer Widerstand erreicht werden, was im Bereich der Leistungselektronik zu geringeren thermischen Verlusten führt.

Als Nachteile ergeben sich die fehlende Möglichkeit einer Reparatur eines defekten Chips. Weiterhin ist zur Verarbeitung dieser Bauelemente ein Reinraum (weitgehend staubfrei und klimatisiert) erforderlich.

Anwendung[Bearbeiten]

Anwendung findet die Chip-on-Board-Technologie in Großserien (z.B. Uhren, Taschenrechner, LED-Leuchtmittel).

Der Anteil der mithilfe der Chip-on-Board-Technologie gefertigten elektronischen Baugruppen an allen weltweit gefertigten Baugruppen betrug im Jahr 1995 etwa 0,1 %.[2] Es gab 1996 Prognosen, im Jahr 2000 würden 15 % aller hergestellten integrierten Schaltkreise mittels der Chip-on-Board-Technik montiert.[3]

Einzelnachweise[Bearbeiten]

  1. a b c Wolfgang Scheel (Hrsg.): Baugruppentechnologie der Elektronik - Montage. 2. Auflage. Verlag Technik, Berlin 1999, ISBN 3-341-01234-6, S. 13.
  2. The National Technology Roadmap For Electronic Interconnections. PC 1995“ zitiert In: Wolfgang Scheel (Hrsg.): Baugruppentechnologie der Elektronik - Montage. 2. Auflage. Verlag Technik, Berlin 1999, ISBN 3-341-01234-6, S. 12/13.
  3. E. Meusel und B. Lauterwakd: Nacktchipverarbeitung durch Löten – Trends und technologische Probleme. In: DVS-Berichte Band 182: Weichlöten in Forschung und Praxis 1996. 1996, S. 1