Current Mode Logic

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche
Eine Ausgangsstufe in CML

Bei dem englischen Begriff Current Mode Logic (kurz: CML, dt. Stromschaltlogik), auch Source Coupled Logic (kurz: SCL, dt. in etwa Source-gekoppelte Logik), handelt es sich in der Digitaltechnik um einen Schnittstellen-Standard für kabelbasierende Hochgeschwindigkeits-Datenübertragungen mit Bitraten zwischen 312,5 MBit/s bis 12,5 GBit/s. CML ist mit dem Übertragungsstandard Low Voltage Differential Signaling (LVDS) vergleichbar, weist allerdings für die verwendeten Kupferkabeln einen fix definierten Leitungswellenwiderstand von 50 Ω auf.[1] CML ist standardisiert im JEDEC-Standard JESD204.[2]

CML beschreibt die physische Bitübertragungsschicht, nicht die höheren darauf aufsetzenden Protokoll-Schichten, und wird unter anderem bei Digital-Analog-Umsetzern und Analog-Digital-Umsetzern mit hohen Bandbreiten zur Datenanbindung an digitale Logikschaltungen wie Field Programmable Gate Arrays (FPGAs) verwendet.[3] CML verwendet eine impedanzkontrollierte, differenzielle Übertragung, als aktive Bauelemente kommen Bipolartransistoren im linearen Betriebsbereich zum Einsatz, die Spannungsdifferenz zwischen den beiden Leitungen beträgt im Nennwert 800 mV.

Einzelnachweise[Bearbeiten]

  1. Vorlage:Internetquelle/Wartung/Datum nicht im ISO-FormatIntroduction to LVDS, PECL, and CML (HFAN-1.0). Maxim Integrated Circuits, April 2008, abgerufen am 30. April 2014.
  2. Vorlage:Internetquelle/Wartung/Datum nicht im ISO-FormatSerial Interface for Data Converters, JEDEC-Standard JESD204. JEDEC, April 2006, abgerufen am 30. April 2014 (beschränkter Zugang).
  3. JESD204B Survival Guide. Analog Devices - Technical Article, abgerufen am 30. April 2014.