Parallele Datenübertragung

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Die parallele Datenübertragung beschreibt Übertragungsverfahren, bei welchen mehrere Symbole gleichzeitig, d. h. parallel, übertragen werden. Die Übertragung erfolgt dabei auf mehreren physischen Leitungen nebeneinander oder über mehrere Kanäle zur gleichen Zeit. Werden nur binäre Symbole mit zwei möglichen Zuständen eingesetzt, entspricht ein Symbol einem Bit, welches pro Datenpfad übertragen werden kann. Bei n parallelen Datenpfaden können n Bits in einem Schritt parallel übertragen werden.

Allgemeines[Bearbeiten]

Die Anzahl der parallelen Datenpfade ist nicht allgemein festgelegt. In manchen Fällen, wie bei der parallelen Schnittstelle, wird ein Vielfaches von acht gewählt, sodass ein Byte zu je 8 Bit pro Schritt übertragen werden kann. In einigen Anwendungen werden zusätzliche parallele Datenpfade zur Übertragung von Metainformationen, wie z. B. einer Prüfsumme (Paritätsbits), Datenflusskontrolle oder eines Taktsignals, eingesetzt.

Der Gegensatz ist die serielle Datenübertragung, bei welcher ein Symbol nach dem anderen übertragen wird und nur ein einziger Übertragungskanal vorliegt. Eine Umsetzung zwischen der parallelen und der seriellen Datenübertragung kann mittels spezieller Baugruppen, welche als SerDes bezeichnet werden, erfolgen.

Nachteil[Bearbeiten]

DDR3-Speichermodule, bei denen zwischen dem Printstecker und den Speicherchips die mäanderförmig geführten Leiterbahnen zur Laufzeitkorrektur der Bussignale erkennbar sind

Der wesentliche Nachteil der parallelen Datenübertragung, neben dem Umstand, eine Vielzahl von parallelen Datenübertragungspfaden zu benötigen, ist der Umstand, dass die einzelnen Laufzeiten entlang der parallelen Leitungen nicht alle exakt gleich sind. Diese Ungleichheiten können beispielsweise durch kleine Abweichung in den Leitungslängen und anderen Toleranzen im physikalischen Aufbau der Übertragungsstrecke bedingt sein. Dadurch kommt es, insbesondere bei höheren Schrittgeschwindigkeiten, zu Empfangsfehlern bzw. einer Beschränkung der Schrittgeschwindigkeit und damit der Datenübertragungsrate. Aus diesem Grund werden bei höheren Übertragungsraten serielle Übertragungsverfahren eingesetzt, auch wenn durch die serielle Aneinanderreihung der einzelnen Symbole hohe Symbolraten und große Bandbreiten die Folge sind.

Praktische Beispiele aus der EDV, wo parallele Datenübertragungen durch serielle Schnittstellen abgelöst wurden, sind die parallele Schnittstelle ATA/ATAPI, welche durch Serial ATA mit einer höheren Datenübertragungsrate abgelöst wurde. Ein weiteres Beispiel ist die Busschnittstelle Peripheral Component Interconnect (PCI), welche als parallele Schnittstelle ausgeführt wurde und in den Folgejahren durch die serielle Version PCI Express abgelöst wurde.

In bestimmten Bereichen, beispielsweise die Anbindung von schnellen Speichersystemen wie DDR-SDRAM an einen Hauptprozessor, lassen sich parallele Datenübertragungen nicht immer vermeiden. In diesem Fall wird durch mäanderförmig gestaltete Leiterbahnführungen auf den Leiterplatten versucht, eine möglichst idente Laufzeit zwischen den einzelnen Signalen sicherzustellen. Die Mäanderform dient dazu, dass alle Leiterbahnen fast exakt die gleiche Länge zueinander aufweisen. Zusätzlich kommen in den einzelnen Schaltkreisen, wie den DDR-SDRAM-Chips, Delay-Locked Loops (DLL) zur Anwendung, welche Laufzeitunterschiede dynamisch ausgleichen und so eine parallele Datenübertragung bei hohen Taktraten sicherstellen.[1]

Literatur[Bearbeiten]

  •  Dietmar Lochmann: Digitale Nachrichtentechnik. 2. Auflage. Verlag Technik Berlin, 1997, ISBN 3-341-01184-6.

Einzelnachweise[Bearbeiten]

  1. DDR Interface Design Implementation. Lattice Semiconductor, 2004, abgerufen am 4. März 2014.