Planartechnik
aus Wikipedia, der freien Enzyklopädie
Die Planartechnik ist ein in der Halbleiterfertigung benutzter Prozess zur Herstellung von Transistoren und Integrierten Schaltungen. Der Prozess wurde von Jean Hoerni bei Fairchild Semiconductor entwickelt und patentiert.[1][2]
Das Halbleitermaterial wie zum Beispiel Silizium wird durch wiederholte fotochemische Prozesse mit Belichtungs- und Ätzmasken versehen, die es ermöglichen, an der Oberfläche ebene (planare) Strukturen mit unterschiedlicher Dotierung herzustellen.
[Bearbeiten] Einzelnachweise
- ↑ Patent US 3025589 J. A. Hoerni: "Method of Manufacturing Semiconductor Devices” angemeldet am 1. Mai 1959
- ↑ Patent US 3064167 J. A. Hoerni: "Semiconductor device" angemeldet am 15. Mai 1960
