Diskussion:VESA Local Bus

das versteht meine oma aber nicht

Großer Aufwand bei Nicht-i486-Systemen

Das glaube ich nun nicht... Hier ein Kombi-386/486-VLB-Board mit einem Am386DX: http://img381.imageshack.us/my.php?image=panda386voc0.jpg

...oder ist der Panda-Chipsatz eine Ausnahme? - Appaloosa 01:05, 12. Okt. 2008 (CEST)

Weiß nicht, hab hier noch einen PC mit 386DX und VLB/EISA (OPTi-Chipsatz) - machbar war das also und so ganz ohne Verbreitung auch nicht.-- Flattervieh 22:34, 17. Mär. 2009 (CET)

Geglaubt wird in der Kirche. Die Aussage, dass es viel Aufwand ist, sagt ja nicht aus, das es nicht gegangen wäre und man es nicht gemacht hätte. Es hat sich nur nicht rentiert einen hohen Aufwand zu betreiben, welchen die Adapter relativ teuer gemacht haben. Und bei einem Kombiboard wie in deinem Beispiel ist es auch keine Kunst, denn das ist ja ein 486er taugliches Board.

Du wirst aber Schwierigkeiten haben ein P5/486 Kombiboard zu finden (gab nicht viele), weil der P5 ein anderes Busprotokoll verwendete und das machte die Adaption schwierig. Im Gegensatz zum 386 und dem 486 liest die Pentium-CPU stets zwei 32-Bit-Werte gleichzeitig ein, hat also einen 64Bit breiten DatenBus (ist aber damit kein 64 Bitter). Hinzu kommt, dass der Speicherzugriff der CPU entkoppelt wurde. Greift ein 486er auf eine Speicherstelle xy zu, so wird diese diskret angesteuert und geladen. Greift ein P5 auf eine Speicherstelle zu, so wird das Frame (Cacheline) des Datums komplett in den internen Cache der CPU geladen und dort die gewünschten Daten isoliert. Sei eine gedachte Cacheline 8 Byte lang und soll Byte 4711 eingelesen werden, so greift der 486 direkt auf Speicherstelle 4711 zu. Der P5 liest das Frame 588 ein (Bytes 4704-4711) in den Datencache und selektiert dort das 8. Byte. Das geht erst ab dem P5, weil dieser im Gegensatz zum 486 über einen Harward-Cache verfügt. Erfolgt der Datenzugriff auf den Speicher 64bittig, so müssen die letzten 6 Adressleitungen nicht aus der CPU herausgeführt werden - sie dienen als Selektor im Cache. Der Vorteil dieses Verfahrens ist, dass wenn acht hintereinanderliegende Byte verarbeitet werden und die Daten korrekt ausgerichtet sind (durch 8 teilbare Adresse) alle acht Byte mit nur einem Buszyklus eingelesen werden können.

Auf all das war die VLB-Spezifikation aber nicht ausgelegt. Der große Fehler bei VLB war es den Bus an die CPU und deren Architektur zu koppeln - damit hat man sich an ein bestimmtes Bus-Protokoll gebunden, das schon beim Nachfolger des 486ers, dem Pentium, nicht mehr gegeben war. 79.212.131.77 04:50, 12. Okt. 2016 (CEST)

Was ist das links?

Auf den Bildern im Artikel (sowohl Board als auch Karten) sind links weitere Steckplätze (auf dem Board hellbraun) bzw. Stecker (bei den Karten) zu sehen. Die sehen zumindest aus wie PCI, aber sind sie es auch? --Яedeemer 17:09, 29. Okt. 2011 (CEST)

OK, das ist VLB, das andere ist ISA. --Яedeemer 18:00, 29. Okt. 2011 (CEST)

Genaueres Datum der Einführung?

1992 ist viel zu grob, wenn man bedenkt wie schnell sich in dieser Zeit alles geändert hat. Kann man das auf einen Monat oder wenigstens eine Jahreszeit eingrenzen? --93.229.175.196 05:41, 17. Dez. 2023 (CET)