Parallele Datenübertragung

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche
Parallele und serielle Datenübertragung im Vergleich

Parallele Datenübertragungen übertragen digitale Daten über mehrere Leitungen gleichzeitig. Die Übertragung erfolgt dabei auf mehreren physischen Leitungen nebeneinander oder über mehrere Kanäle zur gleichen Zeit im "Gleichschritt". Werden nur binäre Symbole mit zwei möglichen Zuständen eingesetzt, entspricht ein Symbol einem Bit, welches pro Datenpfad übertragen werden kann. Bei n parallelen Datenpfaden können n Bits in einem Schritt parallel übertragen werden.

Die parallele Übertragung über mehrere serielle Datenkanäle unterscheidet sich grundlegend von einer parallelen Datenübertragung in der Weise, dass dort auf der unteren Hardwareebene alle Kanäle unabhängig voneinander übertragen und Laufzeitunterschiede irrelevant sind. Bei parallelen Übertragungen arbeiten alle Datenkanäle streng mit einem gemeinsamen Taktregime und sind dadurch sehr empfindlich auf Laufzeitunterschiede der Kanäle.

Allgemeines[Bearbeiten]

Parallelen Schnittstellen arbeiten in den meisten Fällen mit 8 oder 16 Kanälen. Prinzipiell ist jede andere Zahl größer als 1 möglich. Zur Synchronisation sind zusätzliche Leitung notwendig. Meist sind das Leitungen zur Datenflusskontrolle oder zur Synchronisation (Strobe, Taktsignale).

Eine Umsetzung zwischen der parallelen und der seriellen Datenübertragung kann mittels spezieller Baugruppen, welche als SerDes bezeichnet werden, erfolgen.

Nachteil[Bearbeiten]

DDR3-Speichermodule, bei denen zwischen dem Printstecker und den Speicherchips die mäanderförmig geführten Leiterbahnen zur Laufzeitkorrektur der Bussignale erkennbar sind

Der wesentliche Nachteil der parallelen Datenübertragung, neben dem Umstand, eine Vielzahl von parallelen Datenübertragungspfaden zu benötigen, ist der Umstand, dass die einzelnen Laufzeiten entlang der parallelen Leitungen nicht alle exakt gleich sind. Diese Ungleichheiten können beispielsweise durch kleine Abweichung in den Leitungslängen und anderen Toleranzen im physikalischen Aufbau der Übertragungsstrecke bedingt sein. Dadurch kommt es, insbesondere bei höheren Schrittgeschwindigkeiten, zu Empfangsfehlern bzw. einer Beschränkung der Schrittgeschwindigkeit und damit der Datenübertragungsrate. Aus diesem Grund werden bei höheren Übertragungsraten serielle Übertragungsverfahren eingesetzt, auch wenn durch die serielle Aneinanderreihung der einzelnen Symbole hohe Symbolraten und große Bandbreiten die Folge sind.

Beispiele für durch serielle Schnittstellen abgelöste parallele Datenübertragungen ist die SATA-Schnittstelle, die die ATA/ATAPI-Schnittstelle wie auch PCI-Express, der PCI ablöste. Trotz drastische Reduzierung der Übertragungsleitungen wurden die Bussysteme dabei um etwa den Faktor 2 schneller.

In diesem Fall wird durch mäanderförmig gestaltete Leiterbahnführungen auf den Leiterplatten versucht, eine möglichst identische Laufzeit zwischen den einzelnen Signalen sicherzustellen. Die Mäanderform dient dazu, dass alle Leiterbahnen fast exakt die gleiche Länge zueinander aufweisen. Zusätzlich kommen in den einzelnen Schaltkreisen, wie den DDR-SDRAM-Chips, Delay-Locked Loops (DLL) zur Anwendung, welche Laufzeitunterschiede dynamisch ausgleichen und so eine parallele Datenübertragung bei hohen Taktraten sicherstellen.[1]

Literatur[Bearbeiten]

  •  Dietmar Lochmann: Digitale Nachrichtentechnik. 2. Auflage. Verlag Technik Berlin, 1997, ISBN 3-341-01184-6.

Einzelnachweise[Bearbeiten]

  1. DDR Interface Design Implementation. Lattice Semiconductor, 2004, abgerufen am 4. März 2014.