Benutzer:RonGames/Artikelentwurf

aus Wikipedia, der freien Enzyklopädie
Zur Navigation springen Zur Suche springen


Hinweis: Diese Liste beinhaltet alle Xeon Prozessoren bis zur Westmere Microarchitektur (Q1 2011). Für neuere Prozessoren siehe Liste der aktuellen Intel Xeon Prozessoren.

Bei der Xeon-Serie handelt es sich um Mikroprozessoren des US-amerikanischen Chipherstellers Intel. Die Xeon Prozessoren sind für Server und Workstation gedacht, und zeichnen sich durch unter anderem durch die Untersützung mehrere Prozessoren oder ECC-RAM. Die Xeon-Serie entstand damals aus dem Pentium-II heraus, und Löste den Pentium Pro ab. Damit ist es die älteste Serie von Intel mit einen Alter von über 20 Jahren.

//Zwischen 2012 und 2017 existieren unter den Namen Xeon Phi Koprozessoren für Supercomputer, Servers und High-End Workstations.

P6 basierende Xeon's

[Bearbeiten | Quelltext bearbeiten]

Alle gelisteten Prozessoren besitzen nur 1 Kern.

"Drake" (250 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX
  • Untersützung von Quad-CPU Konfiguration[1]
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Ein-
führungs-
datum
L1 L2
Pentium II Xeon 400 SL2RH
SL344
B0 Slot 2 100 MHz 32 KB 512 KB 4x 400 MHz 2,0 V 30,8 W Juni 1998
SL34H
SL35N
B1
Pentium II Xeon 400 SL2NB
SL345
B0 1024 KB 38,1 W
SL34J
SL35P
B1
Pentium II Xeon 450 SL2XJ
SL354
SL36W
SL33T
512 KB 4,5x 450 MHz 34,5 W Oktober 1998
Pentium II Xeon 450 SL2XK
SL33U
1024 KB 42,8 W Januar 1999
Pentium II Xeon 450 SL2XL
SL33V
2048 KB 46,7 W

"Tanner" (250 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE
  • Untersützung von Quad-CPU Konfiguration[1]
  • Die Größe: 123 mm²
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Einführungs-
datum
L1 L2
Pentium III Xeon 500 SL2XU
SL3C9
B0 Slot 2 100 MHz 32 KB 512 KB 5x 500 MHz 2,0 V 36 W 17. März 1998
SL3D9
SL385
C0
Pentium III Xeon 500 SL2XV
SL3CA
B0 1024 KB 44 W
SL386
SL3DA
C0
Pentium III Xeon 500 SL2XW
SL3CB
B0 2048 KB 36,2 W
SL387
SL3DB
C0
Pentium III Xeon 550 SL3FK
SL3FR
SL3LM
SL3Y4
SL3AJ
512 KB 5,5x 550 MHz 34 W 7. April 1999
Pentium III Xeon 550 SL3LN
SL3TW
SL3CE
1024 KB 23. August 1999
Pentium III Xeon 550 SL3CF
SL3LP
2048 KB

"Cascades" (180 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE
  • Untersützung von Quad-CPU Konfiguration[1](nur bei Xeon 700 und 900)
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Einführungs-
datum
L1 L2
Pentium III Xeon 600 SL3BK
SL3SS
A2 Slot 2 133 MHz 32 KB 256 KB 4,5x 600 MHz 5-12 V 19,2 W Oktober 1999
SL3WN B0
SL3BJ A2 2,8 V 18,8 W
SL3WM B0
Pentium III Xeon 667 SL3DC
SL3ST
A2 5x 667 MHz 5-12 V 21,3 W
SL3WQ B0
SL3BL A2 2,8 V 20,8 W
SL3WP B0
Pentium III Xeon 700 SL3U5
SL4GE
A0 100 MHz 1024 KB 7x 700 MHz 5-12 V 29,6 W 22. Mai 2000
SL49Q A1
SL4XV B0
SL3U4
SL4GD
A0 2,8 V 28,9 W
SL49P
SL4RZ
A1
SL4XU
SL5D4
B0
Pentium III Xeon 700 SL3X2
SL4GG
A0 2048 KB 5-12 V 29,6 W
SL49S A1
SL4XX B0
SL3WZ
SL4GF
A0 2,8 V 28,9 W
SL49R
SL4R3
A1
SL4XW
SL5D5
B0
Pentium III Xeon 733 SL3SG
SL3SU
A2 133 MHz 256 KB 5,5x 733 MHz 5-12 V 23,3 W 25. Oktober 1999
SL3WS B0
SL4H7 C0
SL3SF A2 2,8 V 22,8 W
SL3WR B0
SL4H6 C0
Pentium III Xeon 800 SL3V2
SL3V3
SL3VU
A2 6x 800 MHz 5-12 V 25,4 W 12. Januar 2000
SL3WU B0
SL4H9 C0
SL3WT B0 2,8 V 24,8 W
SL4H8 C0
Pentium III Xeon 866 SL3WW
SL4PZ
B0 6,5x 866 MHz 5-12 V 27,4 W 10. April 2000
SL4HB
SL4U2
C0
SL3WV B0 2,8 V 26,8 W
SL4HA C0
Pentium III Xeon 900 SL4XZ B0 100 MHz 2048 KB 9x 900 MHz 5-12 V 36,3 W 21. März 2001
SL4XY
SL5D3
2,8 V 35,5 W
Pentium III Xeon 933 SL3WY B0 133 MHz 256 KB 7x 933 MHz 5-12 V 29,6 W 24. Mai 2000
SL4HD
SL4R9
SL4U3
C0
SL3WX B0 2,8 V 28,9 W
SL4HC C0
Pentium III Xeon 1.00 SL4HF
SL4Q2
C0 7,5x 1000 MHz 5-12 V 30,8 W 25. August 2000
SL4HE 2,8 V 30,2 W

"Foster" (180 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2
  • Untersützung von Dual-CPU Konfiguration[1]
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Einführungs-
datum
L1 L2
Xeon 1.4 SR56G
SL4WX
C0 PGA 603 1 / 1 400 MHz 8 KB +
12 kuOPS[2]
256 KB 14x 1,4 GHz 1,75 V 56 W 21. Mai 2001
Xeon 1.5 SL4ZT
SL4WY
C0 15x 1,5 GHz 59,2 W
SL5TD
SL5U6
D0
Xeon 1.7 SL56N
SL56H
C0 17x 1,7 GHz 65,8 W
SL5TE
SL5U7
D0
Xeon 2.0 SL5TH
SL5U8
20x 2 GHz 77,5 W September 2001

"Foster MP" (180 nm)

[Bearbeiten | Quelltext bearbeiten]
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Ein-
führungs-
datum
L1 L2 L3
Xeon MP 1.4 SL5RV
SL5FZ
C0 PGA 603 1 / 2 400 MHz 8 KB +
12 kuOPS[2]
256 KB 512 KB 14x 1,4 GHz 1,75 V 64 W 12. März 2002
Xeon MP 1.5 SL5G2
SL5RW
256 KB 512 KB 15x 1,5 GHz 68 W
Xeon MP 1.6 SL5S4
SL5G8
512 KB 1024 KB 16x 1,6 GHz 72 W

"Prestonia" (130 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, Hyper-Threading
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 131 mm²
  • Transistoren: 55 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Einführungs-
datum
L1 L2
Xeon 1.8 SL622
SL5Z8
B0 PGA 603 1 / 2 400 MHz 8 KB +
12 kµOPS[2]
512 KB 18x 1,8 GHz 1,475 V 55 W 25. Februar 2002
SL6JX
SL6EL
C0/C1
SL6YS D0/M0
SL6W3 D1/M1
Xeon 2.0A SL623
SL5Z9
B0 PGA
603/604
20x 2 GHz 1,5 V 58 W
SL6EM C0
SL6JY C0/C1
SL6YT D0
SL6W6 D0/D1
SL8SE
SL6XL
D1
Xeon 2.0B SL6NP C1/CA PGA 604 533 MHz 15x 1.353 V –
1.461 V
18. November 2002
SL6RQ C1
SL6VK D0/DA
SL6YM D0
SL72C MA/MB
SL73K M0
Xeon 2.2 SL6JZ C0 PGA 603 400 MHz 22x 2,2 GHz 1,5 V 61 W 25. Februar 2002
SL6EN C0/C1
SL6W7
SL6YU
D0/M0
Xeon 2.4 SL65T
SL687
B0 PGA
603/604
24x 2,4 GHz 1,475 V 65 W 23. April 2002
SL6K2
SL6EP
C0/C1
SL6YV D0/M0/M1
SL6W8 D1/M0/M1
SL8TL D1
Xeon 2.4B SL6NQ CA PGA 604 533 MHz 18x 1,5 V 18. November 2002
SL6GD C1/CA
SL6YN D0/M0
SL6VL D0/M1
SL8TJ
SL74T
D1
SL73L M0/M1
SL72D M1/M2/MA
Xeon 2.6 SL6EQ
SL6K3
C0/C1 PGA 603 400 MHz 26x 2,6 GHz 60 W 11. September 2002
SL6W9 D0/M1
SL6YW D0/M0/M1
Xeon 2.66 SL6GF C0/C1 PGA 604 533 MHz 20x 2,66 GHz 72 W 18. November 2002
SL6NR C0/C1/CA
SL6VM D0/M1
SL6YP D0/M0/M1
SL73M M0/M1
SL72E M1/M2/MA
Xeon 2.8 SL6MS
SL6M7
C0/C1 PGA 603 400 MHz 28x 2,8 GHz 74 W 11. September 2002
SL6WA
SL6YX
D0/M0
Xeon 2.8B SL6NS CA PGA 604 533 MHz 21x 18. November 2002
SL6GG C1/CA
SL6YQ D0/M0
SL6VN D0/M1
SL73N M0
SL72F M1/M2
Xeon 3.0 SL6X4 C0 PGA 603 400 MHz 30x 3 GHz 1,525 V 85 W 10. März 2003
SL6VW C0/D0/M0
SL6YY
SL6WB
D0/M0
SL6WA M0
Xeon 3.06 SL6RR C0 PGA 604 533 MHz 23x 3,06 GHz 1.352 V –
1.467 V
SL6GH C0/C1
SL6VP D0/D1/M1
SL6YR D0/M0/M1
Xeon LV 1.6 SL6XK D1 PGA 604 1 / 2 400 MHz 8 KB +
12 kµOPS[2]
512 KB 16x 1,6 GHz 1,3 V 30 W September 2003
Xeon LV 2.0 SL6XL 20x 2 GHz 35 W
Xeon LV 2.4 SL74T 533 MHz 18x 2,4 GHz 40 W

"Gallatin" (130 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, Hyper-Threading
  • Untersützung von Dual-CPU Konfiguration[1]
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Ein-
führungs-
datum
L1 L2 L3
Xeon 2.4B SL7DF M0 PGA 604 1 / 2 533 MHz 8 KB +
12 kµOPS[2]
512 KB 1 MB 18x 2,4 GHz 1,5 V 77 W März 2003
SL7D4 M0/M5
Xeon 2.8B SL7DG M0 21x 2,8 GHz 1,525 V Februar 2004
SL7D5 M0/M5
Xeon 3.06 SL73P M0/M1 23x 3,06 GHz 87 W 14. Juli 2003
SL72G M1/M2/MA
Xeon 3.2 SL73Q M0/M1 24x 3,2 GHz 92 W 6. Oktober 2003
SL72Y M0/M1/M2
Xeon 3.2 SL7BW M0 2 MB Februar 2004
SL7AE M0/M9

"Gallatin-MP" (130 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, Hyper-Threading
  • Untersützung von Quad-CPU Konfiguration[1]
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Span-
nung
TDP Einführungs-
datum
L1 L2 L3
Xeon MP 1.5 SL6GZ
SL6KB
A0 PGA 603 1 / 2 400 MHz 8 KB +
12 kµOPS[2]
512 KB 1 MB 15x 1,5 GHz 1,475 V 48 W 4. November 2002
Xeon MP 1.9 SL6KC
SL6H2
19x 1,9 GHz 55 W
Xeon MP 2.0 SL6Z6
SL6YJ
B0 20x 2 GHz 57 W 30. Juni 2003
Xeon MP 2.0 SL6KD
SL66Z
A0 2 MB 4. November 2002
Xeon MP 2.2 SL7A5 B0 22x 2,2 GHz 65 W 2. März 2004
Xeon MP 2.5 SL6Z2
SL6Z7
1 MB 25x 2,5 GHz 66 W 30. Juni 2003
Xeon MP 2.7 SL79Z 2 MB 27x 2,7 GHz 80 W 2. März 2004
Xeon MP 2.8 SL6Z8
SL6YL
28x 2,8 GHz 72 W 30. Juni 2003
Xeon MP 3.0 SL79V 4 MB 30x 3 GHz 1,5 V 85 W 2. März 2004

"Nocona" (90 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit (nur LV 2.8), SpeedStep (nur 3.2)
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 112 mm²
  • Transistoren: 125 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Ein-
führungs-
datum
L1 L2
Xeon 2.8 SL7DV D0/D1 PGA 604 1 / 2 800 MHz 16 KB +
12 kµOPS[2]
1024 KB 14x 2,8 GHz 1,25 V – 1,4 V 103 W 28. Juni 2004
SL7HF D1
SL84B E1
SL7TB E1/H1
Xeon 2.8D SL7HF D1
SL7TB
SL7PD
E1
SL8KN G1
Xeon 3.0 SL7HG
SL7DW
D1 15x 3 GHz
SL7TC H1
Xeon 3.0D SL7DW D0/D1 1,287 V – 1,4 V
SL7HG D1
SL7PE E0/E1
SL7TC E1
SL8KP G1
Xeon 3.2 SL7DX D0/D1 16x 3,2 GHz
SL7HH D1
SL7PF E0/E1
SL7TD E1/H1
SL8KQ G1
Xeon 3.4 SL7DY D0/D1 17x 3,4 GHz
SL7HJ D1
SL7PG E0/E1
SL7TE E1/H1
SL8KR G1
Xeon 3.6 SL7DZ
SL7HK
D1/DA 18x 3,6 GHz
SL7PH E0/E1
SL7VF E1/H1
SL8KS
SL8K2
G1
Xeon LV 2.8 SL8RW G0 PGA 604 1 / 2 800 MHz 16 KB +
12 kµOPS[2]
1024 KB 28x 2,8 GHz 1,1125 V – 1,2 V 55 W 28. Juni 2004

"Irwindale" (90 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit (3.8 und Modelle mit E-Suffix), SpeedStep (nur 2.8E, 3.4E, 3.6E, 3.8 und 3.8E)
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 135 mm²
  • Transistoren: 169 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1 L2
Xeon 2.8 SL7ZG
SL8ZR
N0 PGA 604 1 / 2 800 MHz 16 KB +
12 kµOPS[2]
2048 KB 14x 2,8 GHz 1,25 V – 1,388 V 110 W 26. September 2005
Xeon 2.8E SL7ZG
SL8ZR
1,25 V – 1,4 V
SL8P7 R0
Xeon 3.0 SL8SV 15x 3 GHz 1,25 V – 1,388 V 14. Februar 2005
Xeon 3.0E SL7ZF
SL8ZQ
SL944
N0 1,2875 V – 1.3875 V
SL8P6 R0
Xeon 3.2 SL7ZE
SL8ZP
N0 16x 3,2 GHz 1,25 V – 1,388 V
SL8T3
SL8P5
R0
Xeon 3.2E SL7ZE
SL8ZP
SL943
N0 1,2875 V – 1.3875 V
SL8P5 R0
Xeon 3.4 SL7ZK
SL7ZD
N0 17x 3,4 GHz 1,25 V – 1,388 V
Xeon 3.4E SL7ZK N0 1,2875 V – 1.3875 V
SL7ZD N0/N14
SL8P4 R0
Xeon 3.6 SL7ZC
SL7ZJ
N0 18x 3,6 GHz 1,25 V – 1,388 V
Xeon 3.6E SL7ZJ N0 1,2875 V – 1.3875 V
SL7ZC N0/N14
SL8P3 R0
Xeon 3.8 SL7ZB
SL8ZJ
N0 19x 3,8 GHz 26. September 2005
SL8P2 R0
Xeon 3.8E SL7ZB
SL8ZK
SL8ZL
SL8ZM
SL8ZN
SL8ZR
SL93Z
N0
SL8P2 R0
Xeon MV 3.2 SL7ZE
SL8ZP
N0 PGA 604 1 / 2 800 MHz 16 KB +
12 kµOPS[2]
2048 KB 16x 3,2 GHz 1,25 V – 1,388 V 110 W 26. September 2005
SL8P5
SL8T3
R0
Xeon LV 3.0 SL8SV R0 PGA 604 1 / 2 800 MHz 16 KB +
12 kµOPS[2]
2048 KB 15x 3 GHz 1,05 V – 1.2 V 55 W 26. September 2005

"Cranford" (90 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit, SpeedStep
  • Untersützung von Quad-CPU Konfiguration[1]
  • Die Größe: 112 mm²
  • Transistoren: 125 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Ein-
führungs-
datum
L1 L2
Xeon MP 3.16 SL8UM B0 PGA 604 1 / 2 667 MHz 8 KB +
12 kµOPS[2]
1 MB 19x 3,16 GHz 1,2875 V – 1.4 V 110 W 29. März 2005
SL84U E0
Xeon MP 3.66 SL8UN B0 22x 3,66 GHz
SL84W E0

"Potomac" (90 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit, SpeedStep
  • Untersützung von Quad-CPU Konfiguration[1]
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Ein-
führungs-
datum
L1 L2 L3
Xeon MP 2.83 SL8ED C0 PGA 604 1 / 2 667 MHz 8 KB +
12 kµOPS[2]
1 MB 4 MB 17x 2,83 GHz 1,25 V – 1.4 V 129 W 29. März 2005
Xeon MP 3.0 SL8EW 8 MB 18x 3 GHz
Xeon MP 3.33 SL8EY 20x 3,33 GHz

"Paxville DP" (90 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit, EIST
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 206 mm²
  • Transistoren: 230 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Ein-
führungs-
datum
L1 L2
Xeon 2.8 SL8MA A0 PGA 604 2 / 4 800 MHz 32 KB +
12 kµOPS[2]
4 MB 14x 2,8 GHz 1,2875 V – 1.4125 V 135 W 10. Oktober 2005

"Paxville MP" (90 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Quad-CPU Konfiguration[1]
  • Die Größe: 206 mm²
  • Transistoren: 230 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1 L2
Xeon 7020 SL8UA A0 PGA 604 2 / 4 667 MHz 32 KB +
12 kµOPS[2]
2 MB 16x 2,66 GHz 1,2625 V – 1.4125 V 165 W Dezember 2005
Xeon 7030 SL8UB 800 MHz 14x 2,8 GHz
Xeon 7040 SL8UC 667 MHz 4 MB 18x 3 GHz
Xeon 7041 SL8UA
SL8UD
SL8UB
800 MHz 15x

"Dempsey" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 162 mm²
  • Transistoren: 376 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Ein-
führungs-
datum
L1 L2
Xeon 5020 SL96F C0 LGA 771 2 / 4 667 MHz 32 KB +
12 kµOPS[2]
4 MB 15x 2,5 GHz 1,075 V – 1.350 V 95 W 2006
Xeon 5030 SL96E C1 16x 2,66 GHz 23. Mai 2006
Xeon 5040 SL96D 17x 2,83 GHz 2006
Xeon 5050 SL96C 18x 3 GHz 23. Mai 2006
Xeon 5060 SL96A 1066 MHz 12x 3,2 GHz 130 W
Xeon 5070 SL969 13x 3,46 GHz 2006
Xeon 5080 SL968 14x 3,73 GHz 23. Mai 2006
Xeon MV 5063 SL96B C1 LGA 771 2 / 4 1066 MHz 32 KB +
12 kµOPS[2]
4 MB 12x 3,2 GHz 1,075 V – 1.350 V 95 W 23. Mai 2006

"Tulsa" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, Hyper-Threading, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Octa-CPU Konfiguration[1]
  • Die Größe: 435 mm²
  • Transistoren: 1328 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1 L2 L3
Xeon 7110N SL9QA B0 PGA 604 2 / 4 667 MHz 32 KB +
12 kµOPS[2]
2 MB 4 MB 15x 2,5 GHz 1,10 V – 1.35 V 95 W 27. August 2006
Xeon 7110M SL9Q9 800 MHz 13x 2,6 GHz
Xeon 7120N SL9HF 667 MHz 18x 3 GHz
Xeon 7120M SL9HC 800 MHz 15x
Xeon 7130N SL9HE 667 MHz 8 MB 19x 3,16 GHz 150 W
Xeon 7130M SL9HB 800 MHz 16x 3,2 GHz
Xeon 7140N SL9HD 667 MHz 16 MB 20x 3,33 GHz
Xeon 7140M SL9HA 800 MHz 17x 3,4 GHz
Xeon 7150N SL9YR 667 MHz 21x 3,5 GHz Q1 2007

Pentium M (Yonah) basierende Xeon's

[Bearbeiten | Quelltext bearbeiten]

"Sossaman" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1 L2
Xeon LV 1.66 SL98Q C0 PGA 478 2 / 2 667 MHz 64 KB 2 MB 10x 1,66 GHz 1,1125 V – 1.275 V 31 W 14. März 2006
SL9HP
SL9HS
D0
Xeon LV 2.0 SL8WT C0 12x 2 GHz
SL9HN D0
Xeon LV 2.16 SL9HM 13x 2,16 GHz Q3 2006
Xeon ULV 1.66 SL9HS D0 PGA 478 2 / 2 667 MHz 64 KB 2 MB 10x 1,66 GHz 1,0 V – 1.2125 V 15 W 14. März 2006

Core basierende Xeon's

[Bearbeiten | Quelltext bearbeiten]

"Woodcrest" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 143 mm²
  • Transistoren: 291 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon 5110 SLABR B0/B2 LGA 771 2 / 2 1066 MHz 64 KB
+ 64 KB
4 MB 6x 1,6 GHz 1,0 V – 1.5 V 65 W 26. Juni 2006
SL9RZ B2
SLAGE G0 0,85 V – 1.5 V
Xeon 5120 SLABQ
SL9RY
B2 7x 1,86 GHz 1,0 V – 1.5 V
SLAGD G0 0,85 V – 1.5 V
Xeon 5130 SLABP
SL9RX
B2 8x 2 GHz 1,0 V – 1.5 V
SLAGC G0 0,85 V – 1.5 V
Xeon 5140 SLABN
SL9RW
B2 1333 MHz 7x 2,33 GHz 1,0 V – 1.5 V
SLAGB G0 0,85 V – 1.5 V
Xeon 5150 SLABM
SL9RU
B2 8x 2,66 GHz 1,0 V – 1.5 V
SLAGA G0 0,85 V – 1.5 V
Xeon 5160 SLABS
SL9RT
B2 9x 3 GHz 1,0 V – 1.5 V 80 W
SLAG9 G0 0,85 V – 1.5 V
Xeon LV 5113 SLABL B2 LGA 771 2 / 2 800 MHz 64 KB
+ 64 KB
4 MB 8x 1,6 GHz 1,15 V – 1.25 V 40 W 4. Dezember 2006
SLAG7 G0
Xeon LV 5128 SL9XA B2 1066 MHz 7x 1,86 GHz 1,0 V – 1.5 V
SLAG6 G0 0,85 V – 1.5 V
Xeon LV 5133 SLABJ B2 800 MHz 11x 2,2 GHz 1,15 V – 1.25 V 26. Juni 2006
SLAG5 G0
Xeon LV 5138 SL9RN B2 1066 MHz 9x 2,13 GHz 1,0 V – 1.5 V 35 W 4. Dezember 2006
SLAG3 G0 0,85 V – 1.5 V
Xeon LV 5148 SLABH
SL9RR
B2 1333 MHz 7x 2,33 GHz 1,15 V – 1.25 V 40 W 27. September 2006
SLAG4 G0

"Conroe" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 143 mm²
  • Transistoren: 291 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon 3040 SL9TW B2 LGA 775 2 / 2 1066 MHz 64 KB
+ 64 KB
2 MB 7x 1,86 GHz 0,85 V – 1.5 V 65 W 26. September 2006
Xeon 3050 SL9TY B2 8x 2,13 GHz
Xeon 3060 SL9TZ
SL9ZH
B2 4 MB 9x 2,4 GHz
SLACD B4
Xeon 3065 SLAA9 G0 1333 MHz 7x 2,33 GHz 7. Oktober 2007
Xeon 3070 SLACC B2/B4 1066 MHz 10x 2,66 GHz 26. September 2006
SL9U2
SL9ZC
B4
Xeon 3075 SLAA3 G0 1333 MHz 8x 7. Oktober 2007
Xeon 3085 SLAA2 9x 3 GHz

"Clovertown" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD-Bit, EIST (außer E5335), VT-x
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 2x 143 mm²
  • Transistoren: 2x 291 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon E5310 SLACB
SL9XR
B3 LGA 771 4 / 4 1066 MHz 128 KB
+ 128 KB
8 MB 6x 1,6 GHz 1,0 V – 1.5 V 80 W 14. November 2006
SLAEM G0
Xeon E5320 SL9MV B2/B3 7x 1,86 GHz
SLAC8 B3
SLAGD G0
Xeon E5330* SL9MW B3 9x 2,13 GHz
Xeon E5335 SLAC7
SL9YK
1333 MHz 6x 2 GHz 12 März 2007
SLAEK G0
Xeon E5340* SL9MY B3 1066 MHz 10x 2,4 GHz
Xeon E5345 SLAC5
SL9YL
1333 MHz 7x 2,33 GHz 12 März 2007
SLAEJ G0
Xeon X5355 SLAC4
SL9YM
B3 8x 2,66 GHz 120 W 14. November 2006
SLAEG G0
Xeon X5365 SLAC3 B3 9x 3 GHz 150 W 13. August 2007
SLAED G0
Xeon L5310 SL9MT B2 LGA 771 4 / 4 1066 MHz 128 KB
+ 128 KB
8 MB 6x 1,6 GHz 1,1 V – 1.25 V 50 W 12 März 2007
SLACA B3
SLAEQ G0
Xeon L5318 SLAJE G0 0,9 V – 1.25 V 40 W
Xeon L5320 SLAC9
SLA4Q
B3 7x 1,86 GHz 1,1 V – 1.25 V 50 W
SLAEP G0
Xeon L5335 SLAEN G0 1333 MHz 6x 2 GHz 13. August 2007

*E5330 und E5340 findet man unter der entsprechender sSpec-Nummer auf Verkaufseiten wie eBay.

"Kentsfield" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 2x 143 mm²
  • Transistoren: 2x 291 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon X3210 SL9UQ B3 LGA 775 4 / 4 1066 MHz 128 KB
+ 128 KB
8 MB 8x 2,13 GHz 0,85 V – 1.5 V 105 W 7. Januar 2007
SLACU G0
Xeon X3220 SL9UP B3 9x 2,4 GHz
SLACT G0
Xeon X3230 SLACS G0 10x 2,66 GHz 95 W 27. Juli 2007

"Allendale" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 111 mm²
  • Transistoren: 167 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon 3040 SL9VT
SLAC2
L2 LGA 775 2 / 2 1066 MHz 64 KB
+ 64 KB
2 MB 7x 1,86 GHz 0,85 V – 1.5 V 65 W 26. Januar 2007
Xeon 3050 SLABZ
SL9VS
L2 8x 2,13 GHz 26. Januar 2007

"Tigerton" (65 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Quad-CPU Konfiguration[1]
  • Die Größe: 2x 143 mm²
  • Transistoren: 2x 291 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon E7210 SLA6D G0 PGA 604 2 / 2 1066 MHz 128 KB
+ 128 KB
8 MB 9x 2,4 GHz 1,0 V – 1.5 V 80 W 6. September 2007
Xeon E7220 SLA6C 11x 2,93 GHz
Xeon E7310 SLA6A G0 PGA 604 4 / 4 1066 MHz 128 KB
+ 128 KB
4 MB 6x 1,6 GHz 1,0 V – 1.5 V 80 W 6. September 2007
Xeon E7320 SLA69 8x 2,13 GHz
Xeon E7330 SLA77 6 MB 9x 2,4 GHz
Xeon E7340 SLA68 8 MB
Xeon X7350 SLA67 11x 2,93 GHz 130 W
Xeon L7345 SLA6B G0 PGA 604 4 / 4 1066 MHz 128 KB
+ 128 KB
8 MB 7x 1,86 GHz 1,0 V – 1.5 V 50 W 6. September 2007

"Wolfdate-DP" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST (außer L5238 und L5240), VT-x
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 107 mm²
  • Transistoren: 410 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon E5205 SLANG C0 LGA 771 2 / 2 1066 MHz 64 KB
+ 64 KB
6 MB 7x 1,86 GHz 0,95 V – 1.212 V 65 W 11. November 2007
SLBAU E0
Xeon E5220 SLANF C0 1333 MHz 7x 2,33 GHz 0,85 V – 1.35 V 27. Februar 2008
SLBAT E0
Xeon E5240 SLAND C0 9x 3 GHz
SLBAW E0
Xeon X5260 SLANJ C0 10x 3,33 GHz 80 W 11. November 2007
SLBAS E0
Xeon X5270 SLBAQ 10,5x 3,50 GHz 8. September 2008
Xeon X5272 SLANH C0 1600 MHz 8,5x 3,4 GHz 11. November 2007
SLBAR E0
Xeon L5215 SLABL B2 LGA 771 2 / 2 1066 MHz 64 KB
+ 64 KB
6 MB 7x 1,86 GHz 0,85 V – 1.35 V 20 W 8. September 2008
Xeon L5238 SLANM C0 1333 MHz 8x 2,66 GHz 35 W 27. Februar 2008
SLBAZ E0
Xeon L5240 SLAS3 C0 9x 3 GHz 40 W Q2 2008
SLBAY E0
Xeon L5248 SLBAV E0 55 W 8. September 2008

"Harpertown" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST (außer E5405), VT-x
  • Untersützung von Dual-CPU Konfiguration[1]
  • Die Größe: 2x 107 mm²
  • Transistoren: 2x 410 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon E5405 SLAP2 C0 LGA 771 4 / 4 1333 MHz 128 KB
+ 128 KB
12 MB 6x 2 GHz 0,85 V – 1.35 V 80 W 11. November 2007
SLBBP E0
Xeon E5410 SLANW C0 7x 2,33 GHz
SLBBC E0
Xeon E5420 SLANV C0 7,5x 2,5 GHz
SLBBL E0
Xeon E5430 SLANU C0 8x 2,66 GHz
SLBBK E0
Xeon E5440 SLANS C0 8,5x 2,83 GHz 27. Februar 2008
SLBBJ E0
Xeon E5450 SLANQ C0 9x 3 GHz 11. November 2007
SLBBM E0
Xeon X5450 SLASB C0 120 W
SLBBE E0
Xeon X5460 SLANP C0 9,5x 3,16 GHz
SLBBA E0
Xeon E5462 SLANT C0 1600 MHz 7x 2,8 GHz 80 W
SLBBN E0
Xeon X5470 SLBBF 1333 MHz 10x 3,33 GHz 120 W 8. September 2008
Xeon E5472 SLANR C0 1600 MHz 7,5x 3 GHz 80 W 11. November 2007
SLBBH E0
Xeon X5472 SLASA C0 120 W
SLBBB E0
Xeon X5482 SLANZ C0 8x 3,2 GHz 150 W
SLBBG E0
Xeon X5492 SLBBD 8,5x 3,4 GHz 8. September 2008
Xeon L5408 SLAP5 C0 LGA 771 4 / 4 1066 MHz 128 KB
+ 128 KB
12 MB 8x 2,13 GHz 0,85 V – 1.35 V 40 W 27. Februar 2008
SLBBT E0
Xeon L5410 SLAP4 C0 1333 MHz 7x 2,33 GHz 50 W
SLBBS E0
Xeon L5420 SLARP C0 7,5x 2,5 GHz
SLBBR E0
Xeon L5430 SLBBQ E0 8x 2,66 GHz 8. September 2008

"Yorkfield-6M" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 164 mm²
  • Transistoren: 456 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon X3320 SLAWF M1 LGA 775 4 / 4 1333 MHz 128 KB
+ 128 KB
6 MB 7,5x 2,5 GHz 0,85 V – 1.3625 V 95 W 7. Januar 2008
SLB69 R0
Xeon X3330 SLB6C R0 8x 2,66 GHz 10. August 2008

"Yorkfield" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 2x 107 mm²
  • Transistoren: 2x 410 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon X3350 SLAX2 C1 LGA 775 4 / 4 1333 MHz 128 KB
+ 128 KB
12 MB 8x 2,66 GHz 0,85 V – 1.3625 V 95 W 7. Januar 2008
SLB8Y E0
Xeon X3360 SLAWZ C1 8,5x 2,83 GHz
SLB8X E0
Xeon X3370 SLB8Z 9x 3 GHz 10. August 2008
Xeon X3380 SLGPG 9,5x 3,16 GHz 22. Februar 2009
Xeon L3360 SLGPF E0 LGA 775 4 / 4 1333 MHz 128 KB
+ 128 KB
12 MB 8,5x 2,83 GHz 0,85 V – 1.3625 V 65 W 22. Februar 2009

"Wolfdale" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 107 mm²
  • Transistoren: 410 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon E3110 SLAPM C0 LGA 775 2 / 2 1333 MHz 64 KB
+ 64 KB
6 MB 9x 3 GHz 0,85 V – 1.3625 V 65 W 8. Januar 2008
SLB9C E0
Xeon E3120 SLB9D E0 9,5x 3,16 GHz 10. August 2008
Xeon L3110 SLGP9 E0 LGA 775 2 / 2 1333 MHz 64 KB
+ 64 KB
6 MB 9x 3 GHz 0,85 V – 1.3625 V 45 W 22. Februar 2009

"Wolfdale-CL" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 107 mm²
  • Transistoren: 410 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon L3014 SLBB2 E0 LGA 775 1 / 1 1066 MHz 32 KB
+ 32 KB
3 MB 9x 2,4 GHz 0,95 V – 1.21 V 30 W 27. Februar 2008
Xeon E3113 SLBAX E0 LGA 775 2 / 2 1333 MHz 64 KB
+ 64 KB
6 MB 9x 3 GHz 0,95 V – 1.21 V 65 W 8. September 2008

"Yorkfield-CL" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST, VT-x
  • Untersützung von Single-CPU Konfiguration[1]
  • Die Größe: 2x 107 mm²
  • Transistoren: 2x 410 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2
Xeon X3323 SLASE C1 LGA 771 4 / 4 1333 MHz 128 KB
+ 128 KB
12 MB 7,5x 2,5 GHz 0,85 V – 1.35 V 80 W März 2008
SLBC5 E0
Xeon X3353 SLASD C1 8x 2,66 GHz
SLBC4 E0
Xeon X3363 SLASC C1 8,5x 2,83 GHz 10. August 2008
SLBC3 E0 22. Februar 2009

"Dunnington" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, Intel 64, XD-Bit, EIST (nur E7440, E7450 und X7460), VT-x
  • Untersützung von Quad-CPU Konfiguration[1]
  • Die Größe: 503 mm²
  • Transistoren: 1,9 Milliarden
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
FSB Cache Multi-
plikator
Prozes-
sortakt
Spannung TDP Einführungs-
datum
L1[3] L2 L3
Xeon E7420 SLG9G A1 PGA 604 4 / 4 1066 MHz 128 KB
+ 128 KB
6 MB 8 MB 8x 2,13 GHz 0,9 V – 1.45 V 90 W 15. September 2008
Xeon E7430 SLG9H 12 MB
Xeon E7440 SLG9J 16 MB 9x 2,4 GHz
Xeon L7445 SLG9L A1 PGA 604 4 / 4 1066 MHz 128 KB
+ 128 KB
6 MB 12 MB 8x 2,13 GHz 0,9 V – 1.45 V 50 W 15. September 2008
Xeon E7450 SLG9K A1 PGA 604 6 / 6 1066 MHz 192 KB
+ 192 KB
9 MB 12 MB 9x 2,4 GHz 0,9 V – 1.45 V 90 W 15. September 2008
Xeon E7458 SLG9N 16 MB
Xeon X7460 SLG9P 10x 2,66 GHz 130 W
Xeon L7455 SLG9M A1 PGA 604 6 / 6 1066 MHz 192 KB
+ 192 KB
9 MB 12 MB 8x 2,13 GHz 0,9 V – 1.45 V 65 W 15. September 2008

Nehalem basierende Xeon's

[Bearbeiten | Quelltext bearbeiten]

"Bloomfield" (45 nm)

[Bearbeiten | Quelltext bearbeiten]
  • Instuktionen: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, x64, XD-Bit, SpeedStep, Smart Cache, VT-x, EPT, ECC, (Hyper-Threading, Turbo-Boost nur bei Quad-Core Modellen)
  • Die Größe: 263 mm²
  • Transistoren: 731 Millionen
Modellnummer sSpec
Num-
mer
Revi-
sion
Sockel Kerne/
Threads
QPI Cache Prozessortakt

(Maximaltakt)[anm 1]

Spannung TDP Einführungs-
datum
L1[3] L2 L3
Xeon W3503 SLBGD D0 LGA 1366 2 / 2 4,8 GT/s 128 KB 512 KB 4 MB 2,4 GHz 0,8 V – 1.225 V 130 W 30. März 2009
Xeon W3505 SLBGC 2,53 GHz
Xeon W3520 SLBEW D0 LGA 1366 4 / 8 4,8 GT/s 256 KB 1 MB 8 MB 2,66 GHz (2,93 GHz) 0,8 V – 1.375 V 130 W 30. März 2009
Xeon W3530 SLBKR 2,8 GHz (3,06 GHz) 16. März 2010
Xeon W3540 SLBEX 2,93 GHz (3,2 GHz) 30. März 2009
Xeon W3550 SLBEY 3,06 GHz (3,33 GHz) 9. August 2009
Xeon W3565 SLBEV 3,2 GHz (3,46 GHz) 0,8 V – 1.225 V 1. November 2009
Xeon W3570 SLBES 6,4 GT/s 3,2 GHz (3,46 GHz) 0,8 V – 1.375 V 30. März 2009
Xeon W3580 SLBET 3,33 GHz (3,6 GHz) 9. August 2009

Einzelnachweise

[Bearbeiten | Quelltext bearbeiten]
  1. a b c d e f g h i j k l m n o p q r s t u v w x y z aa ab ac ad ae Bedeutet die Nutzung von x-CPUs auf einem Mainboard mit x-Sockeln.
  2. a b c d e f g h i j k l m n o p q r kμOPS = Tausende Micro-Operationen die im Cache gespeichert werden (Beispiel: 12 kμOPS = bis zu 12.000 Operationen im Cache)
  3. a b c d e f g h i j k l m n o Der L1 Cache wird unterteilt in Daten und Instruktionen



Referenzfehler: <ref>-Tags existieren für die Gruppe anm, jedoch wurde kein dazugehöriges <references group="anm" />-Tag gefunden.