Transition-Minimized Differential Signaling

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Transition-Minimized Differential Signaling (TMDS) ist ein von Silicon Image entwickelter Schnittstellenstandard zur seriellen Übertragung digitaler Videosignale.[1] Anwendung findet der Standard bei Schnittstellen wie Digital Visual Interface (DVI) und High-Definition Multimedia Interface (HDMI).[2] Pro TMDS-Übertragungsleitung, die auch als „Lane“ (engl. für Spur) bezeichnet wird, können bis zu 1,65 GBit/s übertragen werden.

Bei Videoschnittstellen wie DVI in der einfachen Grundvariante kommen zur Übertragung des digitalen RGB-Signals drei Lanes zur Anwendung, jeweils eine pro Farbkanal. Zusätzlich wird ein Taktsignal übertragen. Wegen der Kabeldämpfung können zwischen Rechner und Monitor bei den maximal vorgesehenen Leitungslängen von 15 Metern bis zu 165 Megapixel pro Sekunde übertragen werden, was bei 60 Hz Bildwiederholfrequenz eine maximalen Auflösung von 1600×1200 Pixel (UXGA) bzw. 1920×1200 (WUXGA) ermöglicht, wenn Grafikkarte und Monitor „reduced blanking“ unterstützen. In einer erweiterten Version mit einem breiteren DVI-Stecker werden sechs Lanes genutzt, um max. 330 Megapixel pro Sekunde zu übertragen, was eine Auflösung von z. B. 2048×1536 Pixel (QXGA) bei 60 Hz möglich macht.[3]

Allgemeines[Bearbeiten | Quelltext bearbeiten]

TMDS besteht aus zwei wesentlichen Funktionsblöcken:

  1. Einer speziellen Kanalkodierung zur Minimierung der Signalübergänge um höherfrequente Signalanteile zu minimieren und die Elektromagnetische Störungen bei der Übertragung gering zu halten.
  2. Einer physikalischen Übertragungsschicht mit symmetrischer Signalübertragung in der Current Mode Logic (CML). Eine Lane besteht im Kabel aus einem impedanzkontrollierten Leitungspaar in Form einer Doppelader.[3]
Schematischer und vereinfachter Aufbau einer TMDS-Video-Schnittstelle

Kanalkodierung[Bearbeiten | Quelltext bearbeiten]

Bei der Kanalkodierung werden zunächst Wörter zu je 8 Bit Länge gebildet, deren einzelne, benachbarte Stellen bitweise entweder mittels der logischen Funktion XOR oder XNOR verknüpft werden. Welche von den beiden Varianten pro Wort konkret verwendet wird, richtet sich danach welches der beiden gebildeten Datenwörter weniger Signalübergänge aufweist, das heißt entweder möglichst viele logisch-'1' Bits oder möglichst viele logisch-'0' Bits als eine Folge aufweist. Um eine Gleichanteilsfreiheit des Signals zu erreichen, wird das so gebildete Wort, in Abhängigkeit vom vorherigen Datenwört, zusätzlich logisch invertiert oder nicht invertiert.

Im nächsten Schritt werden die so gebildeten 8 Bit langen Nettotdatenwörter mittels eines angepassten 8b10b-Code auf 10 Bit lange Bruttodatenwörter erweitert. Von den bei 10 Bit möglichen 1024 Kombinationen wird nur eine bestimmte Anzahl an Kombinationen verwendet:

  • 460 Kombinationen werden verwendet, um die 256 möglichen Kombinationen des 8 Bit breiten Nettodatenwortes abzubilden. Dabei weisen viele der 8 Bit breiten Nettodatenwörter zwei mögliche und gleichwertige Kombinaten im 10-Bit-Datenwort auf. Dies dient unter anderem und zusätzlich der Sicherstellung der Gleichanteilsfreiheit des gebildeten Signals.
  • 4 Kombinationen dienen als spezielle Steuerwörter, welche dazu dienen, den Rahmen des Videosignal darzustellen. Sie sind in der Funktion in etwa vergleichbar mit den bei der analogen Videoübertragung nötigen horizontalen und vertikalen Bildsynchronisationsimpulsen.
  • Die restlichen 560 Kombinationen sind nicht verwendet bzw. stellen verbotene Datenwörter dar.

Im Empfangsgerät, dies ist üblicherweise ein Monitor mit digitalen Videoeingang, erfolgt eine Dekodierung im umgekehrter Abfolge zur Kodierung, um so die ursprünglichen Videodaten für die Darstellung zu gewinnen.

Einzelnachweise[Bearbeiten | Quelltext bearbeiten]

  1. Digital Visual Interface & TMDS Extensions, White Paper. Silicon Image, 2004, abgerufen am 19. Februar 2015.
  2. Digital Visual Interface DVI, V1.0. April 1999, abgerufen am 17. Februar 2015.
  3. a b DVI, HDMI Retimer with Input Equalization and Output De-Emphasis: DS34RT5110. Texas Instrument, 2013, abgerufen am 19. Februar 2015.