FPGA Mezzanine Card

aus Wikipedia, der freien Enzyklopädie
Dies ist eine alte Version dieser Seite, zuletzt bearbeitet am 23. Dezember 2015 um 10:33 Uhr durch Nameless23 (Diskussion | Beiträge). Sie kann sich erheblich von der aktuellen Version unterscheiden.
Zur Navigation springen Zur Suche springen

Die FPGA Mezzanine Card (FMC) ist ein speziell auf die Bedürfnisse von FPGAs ausgerichteter, als ANSI/VITA 57.1 spezifizierter Tochterkartenstandard.

Hintergrund

FPGAs bieten eine große Bandbreite an I/O-Möglichkeiten. Moderne FPGAs unterstützen von einfachem TTL-Digital-I/O über Speicherbusse bis hin zu schnellem differentiellen I/O mit LVDS eine Vielzahl an Signalstandards. Einige Familien bieten darüber hinaus noch Gigabit-Transceiver, mit denen serielle Hochgeschwindigkeitsbusse wie Gigabit-Ethernet oder PCI-Express realisiert werden können.

Ist ein FPGA in einer Applikation eingebettet, geht diese Flexibilität in der Regel verloren, da die I/O-Möglichkeiten nun durch die angeschlossene Peripherie (Steckverbinder, PHYs usw.) bestimmt werden. Soll das I/O geändert werden, wird eine Überarbeitung der Hardware notwendig.

Die FPGA Mezzanine Card soll hier eine Lösung bieten: Die I/Os des FPGAs werden direkt an einen hochpoligen High-Speed-Steckverbinder gelegt und die gesamte I/O-Peripherie auf das FMC ausgelagert. Wenn jetzt das I/O geändert werden soll, muss nur noch das FMC getauscht werden.

Aufbau

Variante Low Pin Count High Pin Count
User I/O 68 bzw. 34 160 bzw. 80
I/O Bänke 1 3
Gigabit Lanes 1 10
Taktsignale 2 4

Ein FMC ist eine etwa 69 mm × 76,5 mm große Leiterplatte. Einige Einbuchtungen erlauben es, ein FMC auch auf Advanced Mezzanine Cards zu nutzen. An der Stirnseite ist eine Frontplatte angebracht, die der eines PMCs ähnelt. Als Varianten sind doppelt so breite Module und Module mit besonderen Anschlussflächen für Kühlkörper (Conduction Cooled) definiert.

Das FMC verfügt über einen High-Speed-Steckverbinder, der über 160 (Low Pin Count, LPC) oder 400 (High Pin Count, HPC) Pins verfügt. Die LPC-Variante bietet 68 frei belegbare Pins in einer Bank, die HPC-Variante bietet 160 Pins, die in drei Bänke aufgeteilt sind. Zwei Pins können jeweils zu einem differentiellen Pärchen zusammengefasst werden. Dazu bietet ein LPC-Modul ein Interface für Gigabit-Transceiver, ein HPC-Modul bietet davon zehn.

Die spezielle Versorgungsspannung (VADJ) soll als I/O-Versorgungsspannung dienen. Die VADJ hat keinen fest definierten Wert, das FMC darf diese bestimmen. In der Regel wird die VADJ von den genutzten Signalstandards abhängen. Die von einigen Signalstandards benötigten Referenzspannung muss durch das FMC bereitgestellt werden. Die FPGA Mezzanine Card bietet durch ein EEPROM mit FRU-Informationen IPMI-Unterstützung. Hier findet sich auch ein Eintrag, welche VADJ das FMC benötigt.

Als einer der großen FPGA-Hersteller wirkte Xilinx am FMC-Standard mit. Der Standard wird von Xilinx aktiv propagiert, indem alle neuen Eval-Boards mit einem FMC-Slot ausgestattet werden. Xilinx bietet auch selbst einige FMCs an.[1]

Weblinks

Einzelnachweise

  1. FPGA Mezzanine Card (FMC) Standard