Enhanced Serial Peripheral Interface
Das Enhanced Serial Peripheral Interface (eSPI) ist eine serielle Schnittstelle für die Kommunikation des Prozessors mit Peripheriegeräten in PC-Systemen und eingebetteten Systemen. Es basiert auf dem Serial Peripheral Interface (SPI), das in den 1980er Jahren entstand, und dem Low Pin Count (LPC)-Bus und stellt eine Kombinationen daraus dar.
eSPI wurde von Intel 2012 eingeführt und hat sich seitdem zu einem Industriestandard mit dem Ziel entwickelt, die Anzahl der erforderlichen Leitungen im Vergleich zu dem vorhergehenden ISA-Bus zu reduzieren und den Durchsatz im Vergleich zu LPC zu erhöhen. Weiters wurde die Betriebsspannung auf 1,8 V festgelegt, um eSPI-Peripheriegeräten die gemeinsame Nutzung von SPI-Flashspeichern mit dem Prozessor zu ermöglichen, was der LPC-Bus nicht erlaubte.[1]
Merkmale und Funktionen[Bearbeiten | Quelltext bearbeiten]
- Master/Slave-Bus: Wie bei SPI liefert der Master (Prozessor) das Taktsignal und adressiert die Peripheriebausteine über je eine Chip-Select-Leitung. Die Datenleitungen sind im Gegensatz zu SPI bidirektional.
- Eine (bei SPI nicht vorhandene) Alert#-Leitung ermöglicht Peripheriegeräten, asynchron Anforderungen an den Prozessor zu übermitteln. Im Gegensatz zu SPI ist auch eine Reset#-Leitung standardisiert. Im Vergleich zu LPC ist die Anzahl der benötigten Leitungen (und somit die Anzahl der benötigen Pins am Prozessor) geringer.
- Die Betriebsspannung von 1,8 V ist geringer als bei LPC mit 3,3 V.
- Geschwindigkeit: Das eSPI bietet höhere Datenübertragungsraten im Vergleich zum herkömmlichen SPI.[2] Dies beruht auf der Verwendung von bis zu vier Datenleitungen, im Vergleich zu einer Datenleitung bei SPI. Im Vergleich zu LPC (vier Datenleitungen, maximal 33,3 MHz Takt) sind höhere Taktraten möglich (20–66 MHz).
- Standardisierung des Bus-Protokolls: Während SPI sehr unterschiedliche Busprotokolle ermöglicht, ja sogar unterschiedliche Polaritäten und Interpretation des Taktsignals (SPI Mode), ist das eSPI-Busprotokoll genauer spezifiziert. Das Protokoll verfügt über Mechanismen zur Fehlererkennung und -korrektur mittels CRC, um die Zuverlässigkeit der Datenübertragung sicherzustellen.[2]
- Skalierbarkeit: eSPI ist skalierbar. Es kann an die Anforderungen verschiedener Systeme angepasst werden und unterstützt die Hot-Plug-Fähigkeit, was bedeutet, dass Geräte während des Betriebs hinzugefügt oder entfernt werden können.[3]
Anwendungen[Bearbeiten | Quelltext bearbeiten]
Das eSPI findet Anwendung unter anderem in folgenden Bereichen:
- Computer und Server: In Computern und Servern, üblicherweise auf einem Motherboard wie in einem PC-System, verbindet das eSPI die CPU mit dem Management Controller, Ein/Ausgabebausteinen mit geringer Datenrate, und anderen Peripheriegeräten mit geringen bis mittleren Datendurchsatz.[4]
- Eingebettete Systeme: Das eSPI wird auch in eingebetteten Systemen und IoT-Geräten eingesetzt, um die Kommunikation zwischen Mikrocontrollern, Sensoren und Aktuatoren zu ermöglichen.[5]
Einzelnachweise[Bearbeiten | Quelltext bearbeiten]
- ↑ Enhanced Serial Peripheral Interface (eSPI) - Interface Base Specification for Client and Server Platforms. Rev 1.0. Intel, Januar 2016, abgerufen am 9. Dezember 2023 (englisch).
- ↑ a b Enhanced Serial Peripheral Interface eSPI - 002 - ID:631119. Intel® 500 Series Chipset Family On-Package Platform Controller Hub Datasheet Volume 1. In: intel.com. Abgerufen am 6. Dezember 2023 (englisch).
- ↑ eSPI – New, Cost Effective and Higher Performance Design Standards for LPC Peripherals and Other Devices. In: totalphase.com. 11. Juli 2016, abgerufen am 6. Dezember 2023 (englisch).
- ↑ Enhanced Serial Peripheral Interface (eSPI) - 005 - ID:633935. Intel® Pentium® Silver and Intel® Celeron® Processors Datasheet, Volume 1. In: intel.com. Abgerufen am 6. Dezember 2023 (englisch).
- ↑ N8835A eSPI Protocol Trigger and Decode [Discontinued]. In: keysight.com. Abgerufen am 6. Dezember 2023 (englisch).