Diskussion:Ausbeute (Halbleitertechnik)

Quadratisches Wafer besser?

Warum soll ein quadratisches Wafer effektiver als ein rechteckiges sein? Wenn man sich die Die anguckt, dann sind die (auch) rechteckig. Und da bringt ein quadratisches Wafer nicht zwingend was. Bzw. ein rechteckiges Wafer ist mindestens genauso gut. --xZise 12:44, 14. Aug. 2009 (CEST)

Nicht quadratische Wafer sondern quadratische Dice, also Chip, auf dem Wafer. --Cepheiden (Diskussion) 16:45, 6. Okt. 2019 (CEST)

Praktische Ausbeute

Kleine Anekdote:

Ein Prof erzählte mal, dass Intel einen neu entwickelten Prozessor als "reif für Serienfertigung" bezeichne, wenn ihre praktische Ausbeute > 1.5% erreiche. Auf > 20% kommt der Prozessor nicht, denn dann ist er bereits so veraltet, dass die Produktion vorher eingestellt wird.

Ein bei ihm in Auftrag gegebenes Chipdesign habe gleich zu Beginn 30% praktische Ausbeute erbracht; das bezeichnete der Auftraggeber als "unanständig" (er hatte eine geringere Ausbeute erwartet) - das Die wurde daraufhin wohl geschrumpft (weniger Silizium -> billigere Herstellung).

Nur als Anmerkungen, dass die im Artikel genannten 50% oder gar 90% nicht für jeden Chip-Typ gelten müssen.

--arilou (Diskussion) 13:48, 14. Nov. 2016 (CET)

Auch bei sehr großen Dies ist eine Serienfertigung erst bei mehr als 20 % ökonomisch. Bei Intel mit den (früher) riesigen Gewinnmargen mag das anders sein. Aber Serienreife bei 1.5 % Ausbeute halte ich für komplexe und große Prozessoren wie bei Intel für eine falsch Angabe. Aus meiner Erfahrung will man muss man zwar für die Serienreife noch keine Top-Ausbeute zeugen, aber es sollten keine größeren parametrischen Probleme vorhanden sein und die Ausbeute doch mindestens 50 % der machbaren Ausbeute für die in der Fab realistischen Defektdichte. In der Produktion wird für Chips. Bei Chips mit ca. 70 mm² werden eigentlich >90% Ausbeute in enger Verteilung vom Kunden gewünscht, auch bei kleineren Technologieknoten. --Cepheiden (Diskussion) 16:56, 6. Okt. 2019 (CEST)

Erhöhung der Ausbeute

Hallo @Arilou:, kannst du bitte Belege dafür bringen warum die Ausbeute erhöht, wenn die größeren Wafer verwendet oder die Strukturgröße der integrierten Schaltkreise verkleinert wird? Ja, bis vor kurzem konnte man diesen Fehlschluss aus dem Artikel ableiten, da hier die Anzahl möglicher Chips auf dem Wafer als "theoretische Ausbeute" beschrieben wurde. Dieser Begriff ist unbelegt und auch in ähnlicher Form in der Literatur und Industrie nicht genutzt. Aus technischer Sicht ergibt es zumindest bei der Strukturgröße keinen Sinn, denn kleiner Strukturen sind anfälliger für kleinere Defekte, die vorher keine Rolle spielten. Bei der Wafer-Fläche könnte man ggf. noch über verschiedene Modelle theoretisieren. Ich kann dir aber aus Berufserfahrung versichern, dass diese Umstellungen/Maßnahmen nicht Ausbeute getrieben sind. --Cepheiden (Diskussion) 23:15, 27. Sep. 2019 (CEST)

Drei Beispiele für die Änderung der Ausbeute auf einem 300-mm-Wafer in Abhängigkeit von der Die-Größe (links: 40 mm × 40 mm; mitte: 20 mm × 20 mm; rechts: 10 mm × 10 mm). Bei gleicher Defektanzahl (roter Punkt) verringert sich die Anzahl der defekten Chips (gelb) und es ergeben sich Ausbeuten von 35,7 %, 75,7 % bzw. 94,2 %.

Ähm, da genügt einfache Mathematik und das allererste Bild im Artikel:

Aus dem Verhältnis 'Chipgröße zu Wafergröße' ergibt sich, wie viel (Prozent) "Randverschnitt" entstehen. Eine kleinere Strukturgröße führt (i.A.) zu kleineren Chips, die (wie im Bild gezeigt) dann weniger Randverschnitt bewirken. Man kann das Verhältnis aber auch über den zweiten Faktor verbessern: Bei gleichbleibender Chipgröße führt ein größerer Wafer zu weniger Randverlust, weil relativ dadurch ebenfalls das Verhältnis 'Chipgröße zu Wafergröße' sinkt.

Soweit ich das sehe, folgt das mittels einfacher Mathematik aus dem Bild (+ Unterschrift).

Dass das im realen Fertigungsbetrieb oft (oder überhaupt) gemacht wird, wird im Artikel nicht behauptet.

Es ist aber durchaus eine der Triebfeder, um längerfristig von 5"- auf 8"- oder auf 12"-Wafer umzustellen.

--arilou (Diskussion) 09:51, 30. Sep. 2019 (CEST)

Hallo, da unterliegst du einem Irrtum.

1. Was du mit "einfacher Mathematik" belegen willst ist eine nicht genutzte Definition von Ausbeute als Maß der absolut auf einem Wafer (DPW) platzierbaren Chips (mher Fläche und tendeziell weniger Randausschluss). ABER die Ausbeute ist das Verhältnis von verwertbaren Chips zu maximal verwertbaren Chips, also ein relativ Maß zum machbaren. Das ist unabhängig von der Wafergröße. Wenn du eine anders lautende Definition in der Literatur findest, würde ich mich freuen, wenn du sie hier nennst. Andernfalls bitte keine Eigendefinitionen von "Ausbeute" einführen.

2. Offenbar hast du eine ganz eigen Interpretation, von dem was ich in dem Bild dargestellt habe.

Ohne Zweifel ist die absolute Zahl von Chips auf einem Wafer ein ökonomischer Faktor, der gerade im Fall großer Produktionsvolumen zu einem okönomischen Vorteil führen kann, weswegen man auf größere Wafer gegangen ist. Diese absolute Zahl von Chips ist aber eben nicht die Ausbeute und die DPW nur ein Faktor in der ökonomischen Gesamtbewertung.--Cepheiden (Diskussion) 21:59, 30. Sep. 2019 (CEST)

Hm, zumindest wird die Ausbeute hier im Artikel so definiert. Mitunter wird die Ausbeute jedoch auch definiert als "Anzahl verwertbarer Chips bzgl. ursprünglicher Siliziumfläche", und dann ist sie nicht mehr unabhängig von der Wafergröße. Solange die Chip-Hersteller die Ingots nicht kostenlos erhalten, bleibt das ein relevanter Wirtschaftsfaktor.

Soweit ich das sehe, ist der Artikel diesbezüglich teilweise falsch und zu eng gefasst.

Ich werd' mal sehen, was sich an Literaturstellen finden lässt. Belegt ist immer besser ;-)

Bzgl. des Bilds: Stell' dir einfach vor, die Die-Größe wäre bei allen 3 Wafern immer gleich groß, dafür die Wafer von links nach rechts größer werdend. Selbst wenn die Fehlerdichte gleich bleibt - also auf einem größeren Wafer dann auch entsprechend mehr Fehlstellen sind, erhöht das dennoch die Anzahl verwertbarer Chips pro eingesetzter Siliziumfläche.

--arilou (Diskussion) 08:45, 1. Okt. 2019 (CEST)

Hallo, es wurde bis vor kurzen der Begriff einer "theoretischen Ausbeute" hier behandelt. Dieser ist jedoch unbelegt und findet sich in keiner Veröffentlichung. Aus meinem Arbeitsumfeld ist mir das auch nicht bekannt. Was du als "mitunter" einleitest ist die übliche einzig Belegbare Definition, die sich überall findet. Bitte schreib genau welche Stellen im Artikel noch falsch sind, aus meiner Sicht ist er es nicht und du scheinst dich auf eine ältere Version zu beziehen.

Noch was, Chiphersteller bekommen keine Ingots. Das Sägen, Lappen, Polieren, usw. übernehmen die Waferhersteller. Ja, Wafergröße ist EIN Kostenfaktor, ebenso wie Anlagenpreis, Auslastung der Anlagen, Reinraum(fächen)kosten uvm.

Bzgl. deines Kommentars zu Ausbeute bei gleicher Chipfläche und Defektdicht. Bitte einfach mal die vorhandenen Ausbeute-Modelle von Experten ansehen, dir Wird auffallen, dass du einem Irrtum unterliegst. Einzig die maximale Anzahl von Chips auf einem Wafer ändert sich, was aber nur die Normierungsgröße für die Ausbeute darstellt. --Cepheiden (Diskussion) 08:31, 2. Okt. 2019 (CEST) P.S. Ich diskutier das gerne weiter, aber nicht, wenn du Fakten und Belege beiseite schiebst bzw. keine eigenen bringst.

Aber du stimmst zu, dass größere Wafer bei gleichbleibender Diegröße zu weniger Randverschnitt (pro Die, also relativ) führt? (Egal ob das nun "Ausbeute" oder sonstwie genannt wird.)

--arilou (Diskussion) 08:59, 2. Okt. 2019 (CEST)

Aber ob man diesen Wert oder die Anzahl ganzer Chips auf dem Wafer als Ausbeute definiert ist genau der Punkt.

Für den neu eingebrachten Faktor "Randverschnitt"/"vollständige Chips auf dem Wafer" sollte die Annahme für normale Chipgrößen tendenziell stimmen. Aber diesen Wert als eine Form von "Ausbeute" zu bezeichnen, stand nie zur Diskussion oder?

Unabhängig davon kann man die Frage nicht allgemeingültig für alle Chipgrößen beantworten, denn das ist keine monoton verlaufende Funktion, und für eine realistische Einschätzung sollte man nur optimierte Anordnungen diskutieren. Andernfalls verschlechtert sich der Wert, bis wieder 1 oder 2 weitere Chips in einer Reihe platziert werden können. Mit Optimierung kann auch eine kleine Änderungen der Chipgröße bzw. der Chipseitenlängen zu weniger vollständige Chips also auch einem schlechteren Verhältnis zum Randverschnitt führen. Wie gesagt ein Optimierungsproblem das mehr als die bisher angesprochenen Parameter beachten muss. -- Cepheiden (Diskussion) 12:54, 2. Okt. 2019 (CEST)