NAND-Gatter

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche
Gatter-Typen
  NOT
AND NAND
OR NOR
XOR XNOR

Ein NAND-Gatter (von englisch: not andnicht und) ist ein Logikgatter mit zwei oder mehr Eingängen A, B, … und einem Ausgang Y, zwischen denen die logische Verknüpfung NICHT UND besteht. Ein NAND-Gatter gibt am Ausgang nur dann 0 aus, wenn alle Eingänge 1 sind, oder gibt nur dann 1 aus, wenn mindestens ein Eingang 0 ist.

Übersicht[Bearbeiten]

Funktion Schaltsymbol Wahrheitstabelle Relais-Logik
IEC 60617-12 US ANSI 91-1984 DIN 40700 (vor 1976)
Y = \overline{A \wedge B}

Y = A \overline{\wedge} B

Y = \overline{A\,B}

Y = A|B

Y = A \uparrow B
IEC NAND label.svg Nand-gate-en.svg Logic-gate-nand-de.svg
A B Y = A NAND B 
0 0 1
0 1 1
1 0 1
1 1 0
Relay nand.svg

Die Schreibweise Y = A|B\, entspricht dem Shefferschern Strich.

Verwendung[Bearbeiten]

Schematische Darstellung eines 4-Bit-Addierers unter ausschließlicher Verwendung von NAND-Gattern

NAND-Gatter spielen in der Digitaltechnik die Rolle eines Standardbausteins, da sich allein mit ihnen alle logischen Verknüpfungen und somit auch komplexere Schaltungen (wie Addierer, Multiplexer usw.) zusammenstellen lassen. Dadurch, dass sich mit diesem Baustein alle anderen ersetzen lassen, wird eine Schaltung wesentlich preisgünstiger. Dies liegt daran, dass ein sogenanntes IC immer mehrere Gatter enthält und demzufolge eine bestimmte Anzahl Ein- und Ausgänge bereitstellen kann. Soll etwa ein Eingangssignal lediglich negiert werden, muss kein neues IC benutzt werden, sondern man legt die Eingangspins (Anschlüsse) zusammen, so dass nur noch ein Eingang zur Verfügung steht. Damit ist ein Nicht-Gatter entstanden. Mit einer geringeren IC-Anzahl können also Schaltungen umgesetzt werden, da die Hardware-Bausteine komplett ausgenutzt werden können.

Logische Verknüpfungen und deren Umsetzung mittels NAND-Gattern:
Verknüpfung Umsetzung
   NOT x   x NAND x
x  AND y  (x NAND y) NAND  (x NAND y)
x NAND y   x NAND y
x   OR y  (x NAND x) NAND  (y NAND y)
x  NOR y ((x NAND x) NAND  (y NAND y)) NAND ((x NAND x) NAND (y NAND y))
x  XOR y  (x NAND (y NAND y)) NAND ((x NAND x)  NAND y)
((x NAND y) NAND y)  NAND ((x NAND y)  NAND x)
x XNOR y  (x NAND y) NAND ((x NAND x)  NAND  (y NAND y))
    ≡   x ⇔ y
x ⇒ y   x NAND (y NAND y)
x ⇐ y  (x NAND x) NAND y
x ⇔ y  (x NAND y) NAND ((x NAND x)  NAND  (y NAND y))
    ≡   x XNOR y
  verum  (x NAND x) NAND x
  falsum ((x NAND x) NAND x)  NAND ((x NAND x)  NAND x)

Realisierung[Bearbeiten]

Funktionsprinzip eines NAND-Gatters

Die schaltungstechnische Realisierung erfolgt zum Beispiel mit zwei (oder entsprechend mehr) in Reihe geschalteten Schaltern (Transistoren), die den Ausgang Q auf Masse (logisch 0) legen, wenn sie alle eingeschaltet sind. Ist einer von ihnen aus, so ist die Masseverbindung unterbrochen und der Ausgang Q liegt auf Pluspotenzial (logisch 1).

Der NAND-Standardbaustein in Transistor-Transistor-Logik (TTL), als Vierfach NAND-Gatter mit der Bezeichnung 7400 ein bekannter Digital-IC, verwendet anstelle mehrerer Transistoren einen einzigen Transistor mit mehreren Emittern am Eingang. Diese speziellen Transistoren werden auch als Multiemitter-Transistor bezeichnet. Die Vorgängerlogik, die Diode-Transistor-Logik (DTL), verwendet statt des Multiemitter-Transistor mehrere Eingangsdioden zur Verknüpfung.

In der NMOS-Logik kann ein NAND-Gatter mit drei gleichwertigen n-Kanal-Sperrschichtfeldeffekttransistoren (n-MOSFETs) mit weniger Chipfläche realisiert werden. Die gleichwertige Funktion ist auch in CMOS-Logik mit vier MOSFETs mit geringerer Leistung verfügbar: Liegt an Eingang A und B High-Potential, leiten T3 und T4, wobei T1 und T2 sperren. Somit liegt am Ausgang Y Low-Potential an. Bei allen anderen Eingangszuständen liegt High-Potential am Ausgang, weil T1 oder T2 leitet und zeitgleich T3 und/oder T4 sperrt.

Weblinks[Bearbeiten]

 Commons: NAND gates – Sammlung von Bildern, Videos und Audiodateien