„Silicon-on-Insulator“ – Versionsunterschied

aus Wikipedia, der freien Enzyklopädie
Zur Navigation springen Zur Suche springen
Versionsgeschichte interaktiv durchsuchen
[gesichtete Version][gesichtete Version]
← Zum vorherigen VersionsunterschiedZum nächsten Versionsunterschied →
Inhalt gelöscht Inhalt hinzugefügt
VisuellWikitext
K Tippfehler entfernt
Aktualisiert
Zeile 1: Zeile 1:
Der englische Begriff '''{{lang|en|Silicon-on-Insulator}}''' (SOI, deutsch „[[Silizium]] auf einem Isolator“) bezeichnet eine Herstellungstechnologie für [[Integrierter Schaltkreis|Schaltkreise]] auf Basis von Silizium-Substraten. Diese befinden sich auf einem [[Isolator|isolierenden Material]], wodurch sich kürzere [[Schaltzeit]]en und geringere [[CPU-Leistungsaufnahme|Leistungsaufnahmen]], besonders bezüglich der [[Leckstrom|Leckströme]], ergeben. Außerdem ergibt sich eine verringerte Empfindlichkeit gegenüber [[Ionisierende Strahlung|ionisierender Strahlung]].
Der englische Begriff '''{{lang|en|Silicon-on-Insulator}}''' (SOI, deutsch »[[Silizium]] auf einem Isolator«) bezeichnet einen speziellen [[Isolierschicht-Feldeffekttransistor]] bei dem eine dünne Siliziumschicht (SOI) durch eine [[Isolierstoff|isolierende Schicht]] (meist {{lang|en|buried-oxide}}, BOX, dt. »vergrabenes Oxid«, genannt) vom Silizium-Substrat getrennt ist. Dieser Aufbau ermöglicht kürzere [[Schaltzeit]]en und geringere [[CPU-Leistungsaufnahme|Leistungsaufnahmen]], besonders bezüglich der [[Leckstrom|Leckströme]], ergeben. Außerdem ergibt sich eine verringerte Empfindlichkeit gegenüber [[Ionisierende Strahlung|ionisierender Strahlung]].


== Varianten ==
Die Technik wurde 1963 bei [[North American Aviation]] (Heute [[Boeing]]) entwickelt. Erste Anwendungen mit allgemeiner Verfügbarkeit waren z.&nbsp;B. die [[RCA1802|CDP-1802]]-CPU von RCA sowie CPU der [[HP-41]]-Serie von Hewlett Packard.<ref>{{Internetquelle |autor=George Imthurn |url=http://www.psemi.com/articles/History_SOS_73-0020-02.pdf|titel=The History of Silicon-on-Sapphire|sprache=en |format=PDF 300&nbsp;KiB |zugriff=2014-10-07}}</ref> [[IBM]] setzte 1998<ref>{{Internetquelle |autor=William O’Leary |url=http://www-03.ibm.com/press/us/en/pressrelease/2521.wss|titel=IBM Advances Chip Technology With Breakthrough For Making Faster, More Efficient Semiconductors|sprache=en |datum=1998-08-03|zugriff=2014-10-07}}</ref> bei der Produktion von PowerPC-Chips ein, [[Advanced Micro Devices|AMD]] ab 2003 für die [[AMD K8|AMD-K8]]-Architektur.<ref>{{Internetquelle|hrsg=Chip Architect| titel=Intel and Motorola/AMD's 130&nbsp;nm processes to be revealed. |url=http://chip-architect.com/news/2000_11_07_process_130_nm.html |datum=2000-11-07 |zugriff=2014-10-07}}</ref> Wichtige Hersteller von Prozessoren mit SOI-Technik sind [[Globalfoundries]], [[Freescale]] und IBM.<ref>{{Internetquelle |autor=Christof Windeck |url=http://heise.de/-219759|titel=Globalfoundries entwickelt T-RAM mit|werk=Heise-Online |datum=2009-05-20 |zugriff=2014-01-07}}</ref> Die Branchenführer [[Intel]] und [[TSMC]] haben bislang keine Produkte in SOI-Technik vorgestellt.
SOI-Transistoren können hinsichtlich ihrer Betriebsweise in zwei Type eingeteilt werden: {{lang|en|fully-depleted}} (FD, dt. »vollständig [[Verarmung (Halbleiter)|verarmt]]«) und {{lang|en|partially-depleted}} (PD, dt. »teilweise verarmt«). Der Aufbau beider Typen unterscheidet sich im Wesentlichen in der Dicke der SOI-Schicht. PD-SOI-Transistoren weisen generell eine dickere SOI-Schicht auf, die im unteren Bereich nicht verarmt ist. Hingegen ist bei FD-SOI-Transistoren die SOI-Schicht ausreichend dünn, um über die Gate-Spannung vollständig verarmt zu werden. Dies bietet weitere Vorteile, wie eine geringere [[Schwellspannung]], geringere Leckströme und ein reduzierte Hytereseeffekte ([[Floating-Body-Effekt]]).

== Geschichte ==
Die SOI-Technik wurde 1963 bei [[North American Aviation]] (Heute [[Boeing]]) entwickelt. Erste Anwendungen mit allgemeiner Verfügbarkeit waren z.&nbsp;B. die [[RCA1802|CDP-1802]]-CPU von RCA sowie CPU der [[HP-41]]-Serie von Hewlett Packard.<ref>{{Internetquelle |autor=George Imthurn |url=http://www.psemi.com/articles/History_SOS_73-0020-02.pdf |titel=The History of Silicon-on-Sapphire |sprache=en |format=PDF 300&nbsp;kB |zugriff=2014-10-07}}</ref> [[IBM]] setzte 1998<ref>{{Internetquelle |autor=William O’Leary |url=http://www-03.ibm.com/press/us/en/pressrelease/2521.wss |titel=IBM Advances Chip Technology With Breakthrough For Making Faster, More Efficient Semiconductors |sprache=en |datum=1998-08-03 |zugriff=2014-10-07}}</ref> bei der Produktion von PowerPC-Chips ein, [[Advanced Micro Devices|AMD]] ab 2003 für die [[AMD K8|AMD-K8]]-Architektur.<ref>{{Internetquelle |hrsg=Chip Architect |titel=Intel and Motorola/AMD's 130&nbsp;nm processes to be revealed. |url=http://chip-architect.com/news/2000_11_07_process_130_nm.html |datum=2000-11-07 |zugriff=2014-10-07}}</ref> Hierbei handelte es sich um PD-SOI-Transistoren, erste FD-SOI-Transistoren wurden erstmals 2002 von [[Oki]] Semiconductor als Teil von [[Casio]]s [[G-Shock]]-Uhren kommerziell vertrieben.<ref>{{Literatur | Autor = Takayasu Sakurai, Akira Matsuzawa, Takakuni Douseki | Titel = Fully-Depleted SOI CMOS Circuits and Technology for Ultralow-Power Applications | Ort = New York/London | Verlag = Springer | Jahr = 2006 | ISBN = 0387292179|Seiten=14}}</ref> Okis-Architektur benötigte allerdings keine sehr dünne SOI-Schicht mit Schichtdicken im Bereich eines Viertels bis Drittels der Gate-Länge, wie sie für heutige FD-SOI-Schaltkreise für hohe Leistung genutzt werden. 2012 wurde der [[NovaThor]]-Prozessor von [[ST-Erricson]] als erstes FD-SOI-Produkt angekündigt. Dieser nutzte STMicroelectronics 28-nm-FD-SOI-Technologie, die ST noch im selben Jahr mit eigener Fertigung anderen Kunden zur Verfügung stellte. Als erste große Halbleiterhersteller kündigten 2015 [[Globalfoundries]] die Entwicklung eines 22-nm-FD-SOI-Technologieknotens (22FDX<ref>{{Internetquelle | hrsg= Globalfoundries | titel =GLOBALFOUNDRIES stellt in Dresden weltweit erste 22 nm FD-SOI Technologie-Plattform vor | url = https://www.dreamchip.de/fileadmin/user_upload/22FDX_Press_Release_German.pdf | zugriff = 2017-10-24 | datum=2015-07-13}}</ref>) bzw. Samsung die Entwicklung eines 28-nm-FD-SOI-Technologieknotens (28FDS<ref>{{Internetquelle | titel = Samsung Running 28nm FDSOI Chip Process | autor= Peter Clarke| url = https://www.eetimes.com/document.asp?doc_id=1328551 | werk = EETimes | zugriff = 2017-10-24}}</ref>) auf Basis der 28-nm-FD-SOI-Technologie von STMicroelectronics an. Bereits 2016 folgte die Ankündigung des 12-nm-FD-SOI-Technologieknotens von Globalfoundires(12FDX).<ref>{{Internetquelle | autor = | titel = GLOBALFOUNDRIES Extends FDX<sup>TM</sup> Roadmap with 12nm FD-SOI Technology | url = https://www.globalfoundries.com/news-events/press-releases/globalfoundries-extends-fdxtm-roadmap-12nm-fd-soi-technology | hrsg= Globalfoundries | datum = 2016-09-08 | zugriff = 2017-10-24}}</ref>

Wichtige Hersteller von Prozessoren mit SOI-Technik sind [[Globalfoundries]], [[Freescale]] und IBM.<ref>{{Internetquelle |autor=Christof Windeck |url=http://heise.de/-219759 |titel=Globalfoundries entwickelt T-RAM mit |werk=Heise-Online |datum=2009-05-20 |zugriff=2014-01-07}}</ref> Die Branchenführer [[Intel]] und [[TSMC]] haben bislang keine Produkte in SOI-Technik vorgestellt.


== Aufbau und Herstellung ==
== Aufbau und Herstellung ==
[[Datei:Aufbau CMOS-Chip 2000er.svg|mini|Schematischer Aufbau eines CMOS-Chips in den 2000ern (Ausschnitt). Im Fertigungsabschnitt FEOL ist u.&nbsp;a. die Darstellung der SOI-Technik zu sehen.]]
[[Datei:Aufbau CMOS-Chip 2000er.svg|mini|Schematischer Aufbau eines CMOS-Chips in den 2000ern (Ausschnitt). Im Fertigungsabschnitt FEOL ist u.&nbsp;a. die Darstellung der SOI-Technik zu sehen.]]


Im Gegensatz zu gewöhnlichen Transistoren, die direkt auf dem Silizium-[[Wafer]] gefertigt werden, haben die Transistoren auf einer Isolatorschicht eine geringere [[Elektrische Kapazität|elektrische Kapazität]], so dass die bis zum Schalten benötigten Ladungen verringert werden. Durch die so verringerten Schaltzeiten werden höhere Taktraten ermöglicht. Gleichzeitig wird so die Leistungsaufnahme verringert, wodurch sich auch eine geringere Verlustleistung ergibt, was beispielsweise einen Betrieb mit schwächerer und damit leiserer Kühlung möglich macht.
Im Gegensatz zu gewöhnlichen Transistoren, die direkt auf dem Silizium-[[Wafer]] gefertigt werden, haben die Transistoren auf einer Isolatorschicht eine geringere [[elektrische Kapazität]], so dass die bis zum Schalten benötigten Ladungen verringert werden. Durch die so verringerten Schaltzeiten werden höhere Taktraten ermöglicht. Gleichzeitig wird so die Leistungsaufnahme verringert, wodurch sich auch eine geringere Verlustleistung ergibt, was beispielsweise einen Betrieb mit schwächerer und damit leiserer Kühlung möglich macht.
Jedoch kam es zu erheblichen Verzögerungen bei der Entwicklung der ersten Großserie in SOI-Technik durch AMD, die in anfänglich zu hohen Kapazitäten und damit zu niedrigen Taktraten vermutet wurden. Ein weiterer Vorteil der SOI-Technik ist eine geringere Empfindlichkeit gegenüber [[Ionisierende Strahlung|ionisierender Strahlung]].
Jedoch kam es zu erheblichen Verzögerungen bei der Entwicklung der ersten Großserie in SOI-Technik durch AMD, die in anfänglich zu hohen Kapazitäten und damit zu niedrigen Taktraten vermutet wurden. Ein weiterer Vorteil der SOI-Technik ist eine geringere Empfindlichkeit gegenüber [[Ionisierende Strahlung|ionisierender Strahlung]].


Zeile 12: Zeile 18:


Weitere Möglichkeiten SOI-Wafer herzustellen sind Verfahren, die auf [[Ionenimplantation]] basieren (z.&nbsp;B. SIMOX) oder spezielle Schichttransfertechniken wie „{{lang|en|Smart Cut}}“.
Weitere Möglichkeiten SOI-Wafer herzustellen sind Verfahren, die auf [[Ionenimplantation]] basieren (z.&nbsp;B. SIMOX) oder spezielle Schichttransfertechniken wie „{{lang|en|Smart Cut}}“.
Bei der SIMOX-Technik (engl. {{lang|en|separation by implanted oxygen}}) werden Sauerstoffionen in einen Silizium-Wafer eingebracht. Durch [[Ionenimplantation]] ist es möglich die Tiefe (wenige 100&nbsp;nm) und die Breite (ca. 50&nbsp;nm) des Bereichs, in dem die Sauerstoffionen eingebracht werden, zu steuern. Um nun eine „vergrabene“ Siliziumdioxidschicht zu erzeugen, wird durch einen Hochtemperaturschritt der Kristall „ausgeheilt“, dabei reagiert der eingebrachte Sauerstoff (nach der Implantation hauptsächlich auf Zwischengitterplätzen) mit dem Silizium und bildet eine isolierende Schicht aus Siliziumdioxid. Ähnliche Techniken gibt es auch mit [[Stickstoff]] (engl. {{lang|en|separation by implanted nitrogen}}, SIMNI) oder [[Kohlenstoff]] (engl. {{lang|en|silicon carbide on insulator}}, SiCOI).
Bei der SIMOX-Technik (engl. {{lang|en|separation by implanted oxygen}}) werden Sauerstoffionen in einen Silizium-Wafer eingebracht. Durch Ionenimplantation ist es möglich die Tiefe (wenige 100&nbsp;nm) und die Breite (ca. 50&nbsp;nm) des Bereichs, in dem die Sauerstoffionen eingebracht werden, zu steuern. Um nun eine „vergrabene“ Siliziumdioxidschicht zu erzeugen, wird durch einen Hochtemperaturschritt der Kristall „ausgeheilt“, dabei reagiert der eingebrachte Sauerstoff (nach der Implantation hauptsächlich auf Zwischengitterplätzen) mit dem Silizium und bildet eine isolierende Schicht aus Siliziumdioxid. Ähnliche Techniken gibt es auch mit [[Stickstoff]] (engl. {{lang|en|separation by implanted nitrogen}}, SIMNI) oder [[Kohlenstoff]] (engl. {{lang|en|silicon carbide on insulator}}, SiCOI).
Das sogenannte „Smart-Cut“-Verfahren, basiert ebenfalls auf der Ionenimplantation und nutzt zusätzlich das [[Waferbonden]]. Bei diesem Verfahren werden zunächst [[Wasserstoff]]ionen in einen zuvor oxidierten Siliziumwafer eingebracht. Im nächsten Schritt wird dann dieser Wafer mit einem weiteren noch nichtoxidierten Wafer verbunden („bonden“). Anschließend wird der erste Wafer im Implantationsbereich der Wasserstoffionen gespalten (bei Temperaturen größer 500&nbsp;°C wird in Zusammenhang mit den implantierten Wasserstoffionen eine mechanische Spannung im Wafer erzeugt, die diese Spaltung bewirken kann) und anschließend bis auf wenige [[Meter#Mikrometer|Mikrometer]] abgedünnt.
Das sogenannte „Smart-Cut“-Verfahren, basiert ebenfalls auf der Ionenimplantation und nutzt zusätzlich das [[Waferbonden]]. Bei diesem Verfahren werden zunächst [[Wasserstoff]]ionen in einen zuvor oxidierten Siliziumwafer eingebracht. Im nächsten Schritt wird dann dieser Wafer mit einem weiteren noch nichtoxidierten Wafer verbunden („bonden“). Anschließend wird der erste Wafer im Implantationsbereich der Wasserstoffionen gespalten (bei Temperaturen größer 500&nbsp;°C wird in Zusammenhang mit den implantierten Wasserstoffionen eine mechanische Spannung im Wafer erzeugt, die diese Spaltung bewirken kann) und anschließend bis auf wenige [[Meter#Mikrometer|Mikrometer]] abgedünnt.


== Anwendung in der Optik ==
== Anwendung in der Optik ==
Neben der bereits in der Einleitung erwähnten Anwendung als Substrat für stromsparende integrierte Schaltkreise bei einigen aktuellen Spitzenprodukten findet SOI auch in anderen Bereichen Anwendung. In der Optik ist SOI eine verbreitete Technik, um optische Komponenten zu integrieren.<ref>{{Patent|Erfinder=Yoshiaki Shimooka|Titel=Semiconductor device using buried oxide layer as optical wave guides|Land=US|V-Nr=7574090|V-Datum=2007-11-15 }}</ref> Silizium ist bei [[Wellenlänge]]n größer 1.100&nbsp;nm transparent. Dadurch kann es bei gängigen Wellenlängen in der optischen Kommunikation als [[Lichtwellenleiter]] eingesetzt werden.
Neben der bereits in der Einleitung erwähnten Anwendung als Substrat für stromsparende integrierte Schaltkreise bei einigen aktuellen Spitzenprodukten findet SOI auch in anderen Bereichen Anwendung. In der Optik ist SOI eine verbreitete Technik, um optische Komponenten zu integrieren.<ref>{{Patent|Erfinder=Yoshiaki Shimooka|Titel=Semiconductor device using buried oxide layer as optical wave guides|Land=US|V-Nr=7574090|V-Datum=2007-11-15 }}</ref> Silizium ist bei [[Wellenlänge]]n größer 1.100&nbsp;nm transparent. Dadurch kann es bei gängigen Wellenlängen in der optischen Kommunikation als [[Lichtwellenleiter]] eingesetzt werden.
<ref>{{Patent|Erfinder=Martin Gottheil, Michael Hiegler|Titel=Leuchtmodul für eine Beleuchtungseinrichtung eines Kraftfahrzeugs mit auf einem Siliziumsubstrat angeordneten Halbleiterlichtquellen|Land=EP|V-Nr=2469596|V-Datum=2012-06-27}}</ref> Silizium hat im nahen Infrarot einen [[Brechungsindex]] von etwa 3,5, wohingegen der Brechungsindex von Siliziumdioxid nur etwa 1,5 beträgt. Daher ist es möglich, in einer strukturierten Siliziumschicht einer SOI-Struktur durch [[Totalreflexion]] Licht zu führen. Heute werden unter anderem Wellenleiter, Koppler, [[Arrayed-Waveguide Grating|Wellenlängenmultiplexer]] und [[Photodiode]]n auf SOI-Wafern gefertigt.<ref>{{Internetquelle |autor=Paul Müllner |titel=Fundamental Characteristics of the SOI Slot Waveguide Structure| url=http://othes.univie.ac.at/13239/1/2011-01-13_9408217.pdf|format=PDF 59 MiB| datum=2010-12-20 |zugriff=2014-10-07}}</ref>
<ref>{{Patent|Erfinder=Martin Gottheil, Michael Hiegler|Titel=Leuchtmodul für eine Beleuchtungseinrichtung eines Kraftfahrzeugs mit auf einem Siliziumsubstrat angeordneten Halbleiterlichtquellen|Land=EP|V-Nr=2469596|V-Datum=2012-06-27}}</ref> Silizium hat im nahen Infrarot einen [[Brechungsindex]] von etwa 3,5, wohingegen der Brechungsindex von Siliziumdioxid nur etwa 1,5 beträgt. Daher ist es möglich, in einer strukturierten Siliziumschicht einer SOI-Struktur durch [[Totalreflexion]] Licht zu führen. Heute werden unter anderem Wellenleiter, Koppler, [[Arrayed-Waveguide Grating|Wellenlängenmultiplexer]] und [[Photodiode]]n auf SOI-Wafern gefertigt.<ref>{{Internetquelle |autor=Paul Müllner |titel=Fundamental Characteristics of the SOI Slot Waveguide Structure |url=http://othes.univie.ac.at/13239/1/2011-01-13_9408217.pdf |format=PDF 59 MB |datum=2010-12-20 |zugriff=2014-10-07}}</ref>


== Literatur ==
== Literatur ==
*Jean-Pierre Colinge: ''Silicon-on-Insulator Technology: Materials to VLSI.'' Springer, 1991, ISBN 978-0-7923-9150-0.
*Jean-Pierre Colinge: ''Silicon-on-Insulator Technology: Materials to VLSI.'' Springer, 1991, ISBN 978-0-7923-9150-0.
* {{Literatur | Autor = Takayasu Sakurai, Akira Matsuzawa, Takakuni Douseki | Titel = Fully-Depleted SOI CMOS Circuits and Technology for Ultralow-Power Applications | Ort = New York/London | Verlag = Springer | Jahr = 2006 | ISBN = 0387292179}}


== Weblinks ==
== Weblinks ==

Version vom 25. Oktober 2017, 00:19 Uhr

Der englische Begriff Silicon-on-Insulator (SOI, deutsch »Silizium auf einem Isolator«) bezeichnet einen speziellen Isolierschicht-Feldeffekttransistor bei dem eine dünne Siliziumschicht (SOI) durch eine isolierende Schicht (meist buried-oxide, BOX, dt. »vergrabenes Oxid«, genannt) vom Silizium-Substrat getrennt ist. Dieser Aufbau ermöglicht kürzere Schaltzeiten und geringere Leistungsaufnahmen, besonders bezüglich der Leckströme, ergeben. Außerdem ergibt sich eine verringerte Empfindlichkeit gegenüber ionisierender Strahlung.

Varianten

SOI-Transistoren können hinsichtlich ihrer Betriebsweise in zwei Type eingeteilt werden: fully-depleted (FD, dt. »vollständig verarmt«) und partially-depleted (PD, dt. »teilweise verarmt«). Der Aufbau beider Typen unterscheidet sich im Wesentlichen in der Dicke der SOI-Schicht. PD-SOI-Transistoren weisen generell eine dickere SOI-Schicht auf, die im unteren Bereich nicht verarmt ist. Hingegen ist bei FD-SOI-Transistoren die SOI-Schicht ausreichend dünn, um über die Gate-Spannung vollständig verarmt zu werden. Dies bietet weitere Vorteile, wie eine geringere Schwellspannung, geringere Leckströme und ein reduzierte Hytereseeffekte (Floating-Body-Effekt).

Geschichte

Die SOI-Technik wurde 1963 bei North American Aviation (Heute Boeing) entwickelt. Erste Anwendungen mit allgemeiner Verfügbarkeit waren z. B. die CDP-1802-CPU von RCA sowie CPU der HP-41-Serie von Hewlett Packard.[1] IBM setzte 1998[2] bei der Produktion von PowerPC-Chips ein, AMD ab 2003 für die AMD-K8-Architektur.[3] Hierbei handelte es sich um PD-SOI-Transistoren, erste FD-SOI-Transistoren wurden erstmals 2002 von Oki Semiconductor als Teil von Casios G-Shock-Uhren kommerziell vertrieben.[4] Okis-Architektur benötigte allerdings keine sehr dünne SOI-Schicht mit Schichtdicken im Bereich eines Viertels bis Drittels der Gate-Länge, wie sie für heutige FD-SOI-Schaltkreise für hohe Leistung genutzt werden. 2012 wurde der NovaThor-Prozessor von ST-Erricson als erstes FD-SOI-Produkt angekündigt. Dieser nutzte STMicroelectronics 28-nm-FD-SOI-Technologie, die ST noch im selben Jahr mit eigener Fertigung anderen Kunden zur Verfügung stellte. Als erste große Halbleiterhersteller kündigten 2015 Globalfoundries die Entwicklung eines 22-nm-FD-SOI-Technologieknotens (22FDX[5]) bzw. Samsung die Entwicklung eines 28-nm-FD-SOI-Technologieknotens (28FDS[6]) auf Basis der 28-nm-FD-SOI-Technologie von STMicroelectronics an. Bereits 2016 folgte die Ankündigung des 12-nm-FD-SOI-Technologieknotens von Globalfoundires(12FDX).[7]

Wichtige Hersteller von Prozessoren mit SOI-Technik sind Globalfoundries, Freescale und IBM.[8] Die Branchenführer Intel und TSMC haben bislang keine Produkte in SOI-Technik vorgestellt.

Aufbau und Herstellung

Schematischer Aufbau eines CMOS-Chips in den 2000ern (Ausschnitt). Im Fertigungsabschnitt FEOL ist u. a. die Darstellung der SOI-Technik zu sehen.

Im Gegensatz zu gewöhnlichen Transistoren, die direkt auf dem Silizium-Wafer gefertigt werden, haben die Transistoren auf einer Isolatorschicht eine geringere elektrische Kapazität, so dass die bis zum Schalten benötigten Ladungen verringert werden. Durch die so verringerten Schaltzeiten werden höhere Taktraten ermöglicht. Gleichzeitig wird so die Leistungsaufnahme verringert, wodurch sich auch eine geringere Verlustleistung ergibt, was beispielsweise einen Betrieb mit schwächerer und damit leiserer Kühlung möglich macht. Jedoch kam es zu erheblichen Verzögerungen bei der Entwicklung der ersten Großserie in SOI-Technik durch AMD, die in anfänglich zu hohen Kapazitäten und damit zu niedrigen Taktraten vermutet wurden. Ein weiterer Vorteil der SOI-Technik ist eine geringere Empfindlichkeit gegenüber ionisierender Strahlung.

In der Literatur wird eine Vielzahl von Herstellungsverfahren für SOI-Wafern beschrieben.[9] Dazu zählen verschiedene Verfahren die es ermöglichen eine dünne Siliziumschicht auf einem Wafer aus isolierenden Material herzustellen, beispielsweise Saphir (vgl. Silicon-on-Sapphire). Für die späteren Transistoren werden in der Regel Schichten aus einkristallinem Silizium benötigt/bevorzugt; Hauptgründe sind die deutlich besseren elektrischen Eigenschaften. Da bei den meisten Beschichtungsverfahren jedoch keine einkristalline Siliziumschicht abgeschieden wird (Ausnahme sind entsprechende Epitaxieverfahren), umfassen die SOI-Fertigungstechniken auch Rekristallisationsschritte.

Weitere Möglichkeiten SOI-Wafer herzustellen sind Verfahren, die auf Ionenimplantation basieren (z. B. SIMOX) oder spezielle Schichttransfertechniken wie „Smart Cut“. Bei der SIMOX-Technik (engl. separation by implanted oxygen) werden Sauerstoffionen in einen Silizium-Wafer eingebracht. Durch Ionenimplantation ist es möglich die Tiefe (wenige 100 nm) und die Breite (ca. 50 nm) des Bereichs, in dem die Sauerstoffionen eingebracht werden, zu steuern. Um nun eine „vergrabene“ Siliziumdioxidschicht zu erzeugen, wird durch einen Hochtemperaturschritt der Kristall „ausgeheilt“, dabei reagiert der eingebrachte Sauerstoff (nach der Implantation hauptsächlich auf Zwischengitterplätzen) mit dem Silizium und bildet eine isolierende Schicht aus Siliziumdioxid. Ähnliche Techniken gibt es auch mit Stickstoff (engl. separation by implanted nitrogen, SIMNI) oder Kohlenstoff (engl. silicon carbide on insulator, SiCOI). Das sogenannte „Smart-Cut“-Verfahren, basiert ebenfalls auf der Ionenimplantation und nutzt zusätzlich das Waferbonden. Bei diesem Verfahren werden zunächst Wasserstoffionen in einen zuvor oxidierten Siliziumwafer eingebracht. Im nächsten Schritt wird dann dieser Wafer mit einem weiteren noch nichtoxidierten Wafer verbunden („bonden“). Anschließend wird der erste Wafer im Implantationsbereich der Wasserstoffionen gespalten (bei Temperaturen größer 500 °C wird in Zusammenhang mit den implantierten Wasserstoffionen eine mechanische Spannung im Wafer erzeugt, die diese Spaltung bewirken kann) und anschließend bis auf wenige Mikrometer abgedünnt.

Anwendung in der Optik

Neben der bereits in der Einleitung erwähnten Anwendung als Substrat für stromsparende integrierte Schaltkreise bei einigen aktuellen Spitzenprodukten findet SOI auch in anderen Bereichen Anwendung. In der Optik ist SOI eine verbreitete Technik, um optische Komponenten zu integrieren.[10] Silizium ist bei Wellenlängen größer 1.100 nm transparent. Dadurch kann es bei gängigen Wellenlängen in der optischen Kommunikation als Lichtwellenleiter eingesetzt werden. [11] Silizium hat im nahen Infrarot einen Brechungsindex von etwa 3,5, wohingegen der Brechungsindex von Siliziumdioxid nur etwa 1,5 beträgt. Daher ist es möglich, in einer strukturierten Siliziumschicht einer SOI-Struktur durch Totalreflexion Licht zu führen. Heute werden unter anderem Wellenleiter, Koppler, Wellenlängenmultiplexer und Photodioden auf SOI-Wafern gefertigt.[12]

Literatur

  • Jean-Pierre Colinge: Silicon-on-Insulator Technology: Materials to VLSI. Springer, 1991, ISBN 978-0-7923-9150-0.
  • Takayasu Sakurai, Akira Matsuzawa, Takakuni Douseki: Fully-Depleted SOI CMOS Circuits and Technology for Ultralow-Power Applications. Springer, New York/London 2006, ISBN 0-387-29217-9.

Einzelnachweise

  1. ↑ George Imthurn: The History of Silicon-on-Sapphire. (PDF 300 kB) Abgerufen am 7. Oktober 2014 (englisch).
  2. ↑ William O’Leary: IBM Advances Chip Technology With Breakthrough For Making Faster, More Efficient Semiconductors. 3. August 1998, abgerufen am 7. Oktober 2014 (englisch).
  3. ↑ Intel and Motorola/AMD's 130 nm processes to be revealed. Chip Architect, 7. November 2000, abgerufen am 7. Oktober 2014.
  4. ↑ Takayasu Sakurai, Akira Matsuzawa, Takakuni Douseki: Fully-Depleted SOI CMOS Circuits and Technology for Ultralow-Power Applications. Springer, New York/London 2006, ISBN 0-387-29217-9, S. 14.
  5. ↑ GLOBALFOUNDRIES stellt in Dresden weltweit erste 22 nm FD-SOI Technologie-Plattform vor. Globalfoundries, 13. Juli 2015, abgerufen am 24. Oktober 2017.
  6. ↑ Peter Clarke: Samsung Running 28nm FDSOI Chip Process. In: EETimes. Abgerufen am 24. Oktober 2017.
  7. ↑ GLOBALFOUNDRIES Extends FDXTM Roadmap with 12nm FD-SOI Technology. Globalfoundries, 8. September 2016, abgerufen am 24. Oktober 2017.
  8. ↑ Christof Windeck: Globalfoundries entwickelt T-RAM mit. In: Heise-Online. 20. Mai 2009, abgerufen am 7. Januar 2014.
  9. ↑ Jean-Pierre Colinge: Silicon-on-Insulator Technology: Materials to VLSI. Springer Verlag, 1991, ISBN 978-0-7923-9150-0, S. 10ff.
  10. ↑ Patent US7574090: Semiconductor device using buried oxide layer as optical wave guides. Veröffentlicht am 15. November 2007, Erfinder: Yoshiaki Shimooka.‌
  11. ↑ Patent EP2469596: Leuchtmodul für eine Beleuchtungseinrichtung eines Kraftfahrzeugs mit auf einem Siliziumsubstrat angeordneten Halbleiterlichtquellen. Veröffentlicht am 27. Juni 2012, Erfinder: Martin Gottheil, Michael Hiegler.‌
  12. ↑ Paul Müllner: Fundamental Characteristics of the SOI Slot Waveguide Structure. (PDF 59 MB) 20. Dezember 2010, abgerufen am 7. Oktober 2014.
Abgerufen von „https://de.wikipedia.org/w/index.php?title=Silicon-on-Insulator&oldid=170299339“