Diskussion:PCI Express/Archiv

Diese Seite ist ein Archiv abgeschlossener Diskussionen. Ihr Inhalt sollte daher nicht mehr verändert werden. Benutze bitte die aktuelle Diskussionsseite, auch um eine archivierte Diskussion weiterzuführen.

Um einen Abschnitt dieser Seite zu verlinken, klicke im Inhaltsverzeichnis auf den Abschnitt und kopiere dann Seitenname und Abschnittsüberschrift aus der Adresszeile deines Browsers, beispielsweise

[[Diskussion:PCI Express/Archiv#Thema 1]]

oder als Weblink zur Verlinkung außerhalb der Wikipedia

https://de.wikipedia.org/wiki/Diskussion:PCI_Express/Archiv#Thema_1

Belege

"In der Praxis laufen jedoch insbesondere auf Mainboards mit Intel-Chipsatz nur Grafikkarten in den x16-Steckplätzen." (steht im Artikel unter "Überblick", dritter Absatz, letzter Satz)

Welche Quellen liegen dieser Aussage zugrunde? (nicht signierter Beitrag von 217.224.124.217 (Diskussion) )

Als Systemassembler kann ich das absolut nicht bestätigen. Die PCIe Spezifikation sieht diese Einschränkung auch nicht vor. Ich habe schon viele Mainbaords mit RAID Controllern oder Netzwerkkarten in den x16 Slots lauffähig verbaut. Ich entferne daher den Absatz (und den Hinweis).

Der nachfolgende Absatz ist auch nicht gerade richtig, es gibt unzähliche Mainboardhersteller, die einen größeren physischen Slot verwenden als tatsächlich Lanes angebunden sind (Was vorteilhaft sein kann) --Matschek 23:40, 15. Jan. 2008 (CET)

Ich habe den Artikel markiert als "Dieser Artikel oder Abschnitt bedarf einer Überarbeitung.", weil ich finde, dass der Artikel insgesamt überarbeitet werden sollte. Er ist meiner Meinung nach unübersichtlich und außerdem kann man nicht sicher sein, ob er fachlich korrekt ist. Ich persönlich kann das auch nicht wirklich überprüfen, weil ich mich mit der Technik nur laienhaft auskenne.

Die Aktualität lässt ebenfalls zu wünschen übrig, bspw. wird von dem neuen PCI Express 2.0 Standard kein Wort erwähnt.

Also vielleicht findet sich ja ein bereitwilliger Experte, der den Artikel nach und nach etwas verbessern würde? Bis das geschehen ist, halte ich die Markierung auf jeden Fall für notwendig. (Vgl. auch mit dem englischen Artikel, dort gibt es ebenfalls "Probleme" ähnlicher Natur) (nicht signierter Beitrag von 217.224.75.172 (Diskussion) )

Wenn ich die Kritikpunkte richtig herauslese:

• Artikel unübersichtlich: Habe ich hoffentlich behoben.
• Korrektheit unsicher: In meinen Augen hinfällig, da die Aussagen durch Quellen belegt sind.
• PCIe 2.0 fehlt: Erledigt dank Equinox und Backsideficker.

Ich entferne daher nun freudig den Überarbeiten-Baustein :) --Uncle Pain 13:37, 7. Dez. 2008 (CET)

Nun der ganze Artikel redet nur um die Technik drum herum, es stehen weder PCI-Express Leistungsdaten noch eine Tabelle und zudem noch kein vergleich zur alten Technik (in einer Tabelle). Der Artikel ist wirklich sehr laienhaft und viel zu kurz und sagt nicht viel über die genaue Technik von PCI Express aus. Zudem unübersichtlich da keine Tabelle

Bitte folgende Weblinks anschauen:

http://www.intel.com/network/connectivity/products/whitepapers/mesh_pcie_whitepaper.pdf

http://www.maximumpc.com/article/white_paper_pci_express_2_0

http://www.dell.com/content/topics/global.aspx/vectors/en/2004_pciexpress?c=us&l=en&s=corp

http://www.elektronik-kompendium.de/sites/com/0904051.htm

Wären gute Quellen aber leider wohl alles unter Copyright und sonstigen Bestimmungen. Wobei an Abwandel der Informationen bzw. allgemeingültige Informationen wie Schnittstellengeschwindigkeit bei PCI-Epress x16 etc. wären wohl noch erlaubt sein zu sagen.

--Yorkfield 18:14, 7. Mai 2008 (CEST)

100 Mhz ?

Der PCIe Takt ist 100 Mhz nicht 1,25 Ghz !

100MHz ist der Basis- bzw. Referenztakt. Die Daten werden mit 1,25GHz DDR übertragen. --Jdiemer 10:03, 5. Nov. 2007 (CET)

Handelt es sich bei diesen 1,25GHz um einen physikalischen Takt, oder um einen effektiven Takt, wie z.B. die 400MHz, die gerne für PC3200-Speicher angegeben werden? --MrBurns 19:30, 20. Dez. 2007 (CET)

Scheint der reale, physische, Takt zu sein. [1] --Denniss 21:01, 20. Dez. 2007 (CET)

Unter dem zweiten angegebenen Weblink (PCI Express: Kurz erklärt -> http://www.tweakpc.de/hardware/infos/mainboard/pci_express/s02.php) finde ich als Takt 2,5 GHz. Damit komme ich auch auf die 250 MByte/s pro lane. Zumindest, wenn man das 10/8 bit coding herausrechnet. Wenn DDR heißt, dass die Daten mit steigender und fallender Flanke übertragen werden, sollte man das auch hinschreiben. Das steht im Text zumindest nirgends. (nicht signierter Beitrag von 84.148.69.128 (Diskussion) 18:07, 27. Juni 2008 (CEST))

Die 100MHz sind eine Art Hilfs-Takt welche von der zentralen Ressource (meist das Mainboard) über ein zusätzliches Leitungspaar zur Verfügung gestellt wird. Ein Device (eine Einsteckkarte oder ein auf dem Mainboard verlöteter Chip) muss dieses Angenbot nicht nutzen und kann stattdessen einen eigenen Takt erzeugen (um das mitzuteilen gibt es im Config-Space ein extra Bit). Wichtig ist nur das der/die Empfänger in der Lage sein müssen das empfangene Signal zu decodieren und der/die Sender mit möglichst exakt 2,5GBaud senden müssen (ich verwende hier extra "Baud" da die Nutzdaten per "10/8-coding" codiert auf der Leitung sind). Die "2,5GHz" oder gar "1,25GHz DDR" gibt es nirgends auf den Leitungen. Die Parallel-nach-Seriell-Umwandler können allerdings aus dem angebotenen Referenz-Takt (der bei einigen Chips auch 25MHz sein darf) intern ein 2,5GHz Takt-Signal generieren um damit zu arbeiten. Auch die Seriell-nach-Parallel-Umwandler benötigen einen Referenz-Takt um sich auf die 2,5GBaud möglichst exakt synchronisieren zu können. Bei PCIe 2.0 bleibt der Hilfs-Takt bei 100 MHz nur die Übertragungsrate wurde auf 5GBaud verdoppelt. -

-Erik, 2008-Oktober-07

bisher war von 125MB/s/Richtung die Rede und 1.25GHz Takt. Ich ändere das auf 250MB/s/Richtung und 2.5GB/s Datenrate (siehe Standard 1.0, Seite 30 oben) - Thomas 91.112.117.82 11:46, 16. Jul. 2009 (CEST)

1,25 GHz DDR, nicht 2,5 GHz. Fest steht jedenfalls, dass die 250 MB/s durch eine tatsächliche Übertragung von 2,5 Mrd. Bit pro Sekunde erreicht werden. Eriks Einwand ist daher schon nachvollziehbar: Ist als Angabe jetzt 2,5 GBit/s, 2,5 GBd oder 2,5 GHz angebracht? --Uncle Pain 14:14, 16. Jul. 2009 (CEST)

Bitte nicht Richtung und Lane durcheinanderwürfeln, bei PCIe Rev 1.x und einem PCIe x1-Steckplatz sind es 125MB/s pro Richtung bzw 250MB/s pro Lane. Mit GHz wird in der Regel die Taktfrequenz angegeben. Datenraten werden in der Regel mit Gigatransfers pro Sekunde (GT/s) angegeben. --Denniss 14:56, 16. Jul. 2009 (CEST)

Die oben genannte Heise-Quelle spricht aber explizit von „PCIe x1: 1 Lane, 250 MByte/s pro Richtung“, womit eine Lane also in beide Richtungen zusammen theoretisch insgesamt 500 MB/s übertragen könnte. Und genau so habe ich das bisher auch immer geglaubt/verstanden… Und wie ich gerade sehe, sieht das die englische WP genauso. --Uncle Pain 15:12, 16. Jul. 2009 (CEST)

Ich hatte das ganze schon mal (IP 91.112.117.82) richtiggestellt, jetzt ist leider wieder die halbe Übertragungsrate drin. Ich weiss nicht wie das mit der Freigabe von dem Artikel läuft, aber so ist es einfach falsch. Neben der Spec als Quelle (die ja wohl eigentlich reichen sollte ;-) kann man sich z.B. auch diese Präsentation anschauen, da kommt auch vor, das bei Rev 1.x pro Lane UND pro Richtung 250MB/s max. theoretisch möglich sind: http://gennum.us1.list-manage.com/track/click?u=09a8608de4e6d8d1a901e5fb6&id=b363d0e4e4&e=f31a08f25c -- Thomas85.125.182.217 21:24, 27. Aug. 2009 (CEST)

Kompatibiltät

Viele Fragen ergeben sich noch zur Kompatibiltät. PCIe ist abwärtskompatibel - aber auch aufwärtskompatibel? kann eine pcix16 grafikkarte auch in einem pcix1-slot betrieben werden?

Nein. Alleine schon aus dem Grund, dass eine PCIe16 GraKa mechanisch nicht in einen 1x Slot

passt. Ob es jedoch funktionieren würde, wenn man den 1x Slot am Ende aufschneidet und so eine

16x Karte einstecken könnte, müsste jemand ausprobieren... --84.148.77.26 22:04, 15. Jan 2006 (CET)

Funktioniert ohne weiteres. Grafikkarte wurde mit PCIe 1x erkannt. (nicht signierter Beitrag von 84.158.97.239 (Diskussion) 14:19, 17. August 2008 (CEST))

kann eine alte normale PCI-Karte (z.B. alte Soundkarte) in einem PCI-Express-Port gesteckt und benutzt werden?

Nein! PCI und PCIe sind Hardwareseitig nicht kompatibel!

Kann ich wirklich hotplugging-mäßig meine Grafikkarte aus dem pci-express steckplatz stecken und eine andere reinstecken während der rechner läuft?

danke, --Abdull 19:51, 9. Jan 2005 (CET)

find ich irgendwie komisch, aber laut [2], [3] und [4] stimmt das auch (is die Frage wie vertrauenswürdig diese Quellen sind...) wär interessant ob jemand da praxisberichte hat (hab nur eine agp karte) :) --Telcontar 21:23, 22. Mär 2005 (CET)

Kann jemand ein Bild von einem PCIe Slot machen? :)

@Abdull: Ja es geht! Habe es unfreiwillig gestestet (und festgestellt, das ich Grobmotoriker nicht bei laufendem Rechner werkeln sollte). Rechner ausgeschaltet, durchgeatmet, die Radeon X800 wieder eingesteckt und es geht. --217.5.224.134 14:22, 12. Nov. 2007 (CET)

hmm

wenn, man davon ausgeht, dass 66Mhz standard bei PCI ist (so is es bei mir seit letzten jahrtausend), wäre der PCI ja eigentlich schneller. Geht nur noch ums geld, hauptsache neue Technik, kann man wieder ordentlich was absetzen.

Wenn du den Artikel gelesen (und verstanden) hättest, wärst du wahrscheinlich anderer Meinung. --Hubi 07:24, 13. Sep 2005 (CEST)

Ich bin auch nicht gerade begeistert, von dem was ich da lese. O.K. Hot-Plug-In höhrt sich gut an, aber muss man deswegen auf paralelle Datenübertragung verzichten? Ich denke das ist eine Entwicklung in die falsche Richtung. Wenn man mit der selben Datenrate parallell überträgt, was prinzipiell doch möglich sein dürfte, so wäre man um ein vielfaches schneller. Man könnte argumentieren, dass man nicht so schnell Daten übertragen müsse, aber das haben auch manche gesagt als ISDN eingeführt wurde. Um für die Zukunft einen sicheren Standart zu haben ist diese Schnittstelle nicht geeignet. In spätestens 4 bis 5 Jahren muss man dann wieder einen neuen Standart setzen, denn in der Frequenz ist nach oben nicht mehr viel Platz, da der Wellenwiderstand der Leitungen mit der Frequenz zunimmt. Man wird dann sicher wieder zu paraleller Datenübertragung zurrückkehren und PCI-Express verfluchen. Ich wäre für eine 64-bit Busbreite mit 1GHz übertragungsrate (also 8GB/s), da hat man auch in 8 bis 10 Jahren noch was davon. Benutzer: Do ut des

Nunja, serielle Verbindungen erlauben aber gerade viel höhere Taktfrequenzen und somit auch höhere Geschwindigkeiten als parallele Verbindungen, zudem beudeuten weniger Verbindungen auch eine Kosten/Hardwarekomplexitätsersparnis...

Das große Problem bei der parallelen Übertragung ist die Synchronisierung. Alle Datenleitungen müssen zeitgleich arbeiten, zeitgleich je ein Bit setzen oder löschen. Bei der seriellen Übertragung habe ich das Problem nicht, da ich auf keine anderen Datenleitungen Rücksicht nehmen muss. Ich kanne 64 Datenworte á 64 Bit parallel übertragen, so das sich jede Datenleitung um eine Bitposition kümmert, ich kann jedoch auch jeder Datenleitung ein Datenwort zuteilen und diese dann seriell übertragen. Auch dann habe ich 64 Datenleitungen, übertrage aber dennoch seriell, kann jeden Datenkanal einer eigenen Quelle/Zielkombination zuordnen und diese mit verschieden Taktraten betreiben.

Genau: Ein großes Problem ist das Routing der Datenleitungen. Diese müssen alle mehr oder weniger gleich lang sein und dürfen nicht (z.B durch Kopplung) gestört werden (oder die Störungen müssen durch differenzielle Übertragung heruasfilterbar sein - wie bei PCIe). Bei PCI müssen 32 Leitungen "verlegt" werden, bei PCIe nur 4 (pro Lane). Mehrere Lanes dürfen durchaus unterschiedliche Laufzeiten haben. Das vereinfachft die Verkabelung ungemein. Momentan geht also der Trend weg von parallel, hin zu seriell (s.a. LVDS). --Jdiemer 11:48, 7. Mär 2006 (CET)

Um 1995 hat die Halbleiterindustrie festgestellt, dass differenziell-seriellen Hochgeschwindigkeits-Verbindungen die Zukunft gehört. Offenbar war man bei der Silizium-Integration soweit, entsprechende Transceiver zu integrieren. Seit den 60er Jahren war TTL und deren Nachfolger (bis etwa HCT) mit etwa 33 MHz das Portpin, mehr ging nicht auf längere Leitungen (im dm-Bereich) zu legen. Daher hat man mit PCI die Parallelität massiv erhöht und ist ansonsten bei TTL geblieben, während man bei DDR-RAM, PCIexpress, FireWire, Ethernet und USB (eher Hi-Speed und SuperSpeed) den Schwenk zu Gigabit-Transceivern vollzogen hat. Bei DDR synchron (einfachere Empfänger, schwierigeres Routing), ansonsten asynchron (Taktrückgewinnung im Empfänger) für nahezu beliebige Leitungslängen. Klar wurde sofort, dass nur Punkt-zu-Punkt-Verbindungen mit exakter Terminierung die nötige Funktionssicherheit bieten; das klassische Bussystem mit mehreren Teilnehmern zum Mitschnüffeln hat ausgedient. Auch hier bildet DDR-RAM eine Ausnahme, alle Chips hängen parallel am Bus, die Busterminierung befindet sich auf dem Mainboard.

--86.56.10.171 21:40, 22. Feb. 2014 (CET)

BUS oder nicht BUS

In der Diskussion über den "BUS (Computer)" wurde darauf hingewiesen, das der PCI-E, sowie der AGP keine Bus-systeme sind. Was stimmt denn nun? Ich zitiere: "PCIe ist im Gegensatz zum PCI-Bus kein paralleler Bus, sondern eine serielle Punkt-zu-Punkt-Verbindung.". Das würde bedeuten, das serielle Punkt-zu-Punkt Verbindungen keine BUS-Systeme sind? Sie verbinden ja eben nicht wie auch schon richtig argumentiert wurde mehrere Perepherie-Geräte miteinander. Also werden diese wohl Anschlüsse sein, oder??

    Richtig. PCIe ist kein Bus, auch wenn das immer wieder 
    fälschlicherweise so behauptet wird. PCIe ist eine serielle
    Zweipunktverbindung, und sowas ist kein Bus. - bgawert

- Ein "Anschluss" ist nix Anderes wie eine (elektrische/optische/was-auch-immer) trenn- oder nichttrennbare Verbindung und hat rein garnix mit der Frage "Bus oder nicht Bus" zu tun. Busse zeichnen sich u.A. auch daraus aus, dass es innerhalb einer geschlossenen Infrastruktur mehrere Wege gibt, die eine Nachricht gehen kann, was mehr als zwei Kommunikationspartner bedingt. PCIe ist kein Bus, sondern eine serielle Zweipunktverbindung und nix Anderes. BTW: AGP ist, obwohl es von Vielen ebenfalls fälschlicherweise als "Bus" bezeichnet wird und technisch mit dem PCI-Bus verwandt ist, ebenfalls nur eine Zweipunktverbindung, wenn auch eine parallele. - bgawert

Gleiches Problem bei USB (wo das "B" für "Bus" steht). Auch hier dominieren Punkt-zu-Punkt-Verbindungen. Auch wenn es einem Hub freigestellt ist, in bestimmten Betriebssituationen als Repeater zu fungieren. --86.56.10.171 21:01, 22. Feb. 2014 (CET)

Bei USB hat man immer (oder doch nur fast immer?) 2 Verbindungen am Roothub (meist 2 Anschlüsse, z.B. bei Laptops kann es aber auchs ein, dass man eine ungerade Zahl von Anschlüssen hat, dabei wird dann eine Verbdinung eines Roothubs intern verwendet), daher es handelt sich bei USB fast nie um eine Punkt-zu-Punkt-Verbindung. --MrBurns (Diskussion) 21:57, 23. Feb. 2014 (CET)

Hoppla, das ist langsam off-topic. USB ist Punkt-zu-Punkt, spätestens dann, wenn am besagten Root-Hub eine Maus (Low-Speed) und ein Drucker (Full-Speed) dran hängt. Beide Teilnehmer dürfen nie die Daten des anderen sehen! Deren Transceiver und das Mauskabel sind schlichtweg nicht dafür ausgelegt. Richtig ist, der USB-Hub ist keine Intelligenzbestie (erst ab Hi-Speed), sondern nur ein differenzieller Leitungsverstärker (Repeater), der abgeschaltet werden kann: Beim PRE-Paket werden Low-Speed-Ports aktiviert und Full-Speed-Ports deaktiviert. Auch beim Enumerationsvorgang (PnP-Erkennung) muss Ausgang für Ausgang einzeln freigegeben werden, da alle "Bus"-Teilnehmer die Adresse 0 haben. Das macht der Hub in Verbindung mit der Systemsoftware. 2-Port-Hubs findet man auf Boards grundsätzlich bei UHCI- und OHCI-Hostcontrollern (Full-Speed), da das der ursprünglichen UHCI/OHCI-Spezifikation entspricht und mehr Low-Speed-Geräte doch recht viel Bandbreite wegfressen würden. Mehr-Port-Hubs bei EHCI (Hi-Speed; da können die Hubs Hi-Speed in Full-Speed und Low-Speed bandbreitesparend umsetzen). Der aktuelle Standard (xHCI) beendet den Murks mit dem verwirrenden parallelen UHCI/OHCI+EHCI. --Henrik Haftmann (Diskussion) 17:46, 25. Feb. 2014 (CET)

Wer war der Erfinder?

Wer hat sich eigentlich dazu entschlossen PCIe zu "erfinden"? Die Grafikkartenhersteller?
(Der vorstehende Beitrag stammt von 87.162.184.151 18:51, 6. Okt. 2006 (CEST) und wurde nachträglich signiert)

PCIe wurder von der PCI-SIG (SIG=Special Interest Group) entwickelt. Dabei handelt es sich um den Zusammenschluß mehrere Unternehmen in der Comkputerindustrie, das wichtigste davon ist wohl Intel. Ich glaub, dass ATI und NVIDIA auch dabei sind, aber ich bin mir nicht sicher. Auch PCI wurde schon von der PCI-SIG entwickelt, aber ich weiß nicht, ob die Mitglieder seit damals unverändert geblieben sind. -MrBurns 17:55, 6. Jun. 2007 (CEST)

Aha, ließt sich, als ob dazu („Special Interest Group”) noch ein weiterer Artikel entstehen könnte (oder sollte). :-)

MfG .. Conrad 10:09, 7. Jun. 2007 (CEST)

Wenn schon, dann müßte der Artikel PCI-SIG, PCI Special Interest Group oder Peripheral Component Interconnect Special Interest Group heißen. Wil Special Interest Groups könnte es ja noch andere geben. Unter Peripheral Component Interconnect steht übrigens folgendes über die PCI-SIG:

1992 wurde PCI-SIG (ursprüngliche Bezeichnung "Peripheral Component Interconnect Special Interest Group") gegründet. Die Aufgabe der PCI-SIG ist das Management und die Weiterentwicklung des PCI-Standards. Bei PCI-SIG können Firmen und Organisationen Mitglied werden werden. In 2007 gab es mehr als 800 Mitglieder. -MrBurns 18:15, 7. Jun. 2007 (CEST)

Stimmt „Special Interest Group” wäre wohl ein etwas zu allgemeiner Titel, habe daher unter „Peripheral Component Interconnect#Special Interest Group” mal einen eigenen Artikel-Abschnitt gestartet, um die Infos dazu erstmal dort zu sammeln.

MfG .. Conrad 11:37, 10. Jun. 2007 (CEST)

Hot-Plug?

Ist PCIe wirklich hotplug-fähig? Der englische Wikipedia-Artikel sagt nein. (nicht signierter Beitrag von 194.231.195.65 (Diskussion) 17:44, 7. Nov. 2006)

Ist in den Weblinks schon mehrfach erwähnt, siehe auch http://www.pcisig.com/news_room/faqs/faq_express/ --fubar 19:36, 7. Nov. 2006 (CET)

Und wo genau steht da was über die hot plug fähigkeit? -MrBurns 11:20, 8. Nov. 2006 (CET)

Gleich in dem ersten Abschnitt? "Support for new and innovative, hot-plug/hot-swap add-in card and module devices"

Weiter unten noch mal speziell bei den "PCI Express ExpressModule™: a hot-pluggable modular form factor defined for servers and workstations."

Ist wie immer, nicht Fleich, nicht Fisch. Einige Versionen können es, andere wiederum nicht. Der PCIe-Standard unterstützt es prinzipell, wenn es dann auch noch sowohl von der Bauart, als auch von den verwendeten Komponenten unterstützt wird, funktioniert es auch. --fubar 12:57, 8. Nov. 2006 (CET)

Die PCI Express Spezifikation der PCI SIG ab Version 1.0 definiert die Hot-Plug Fähigkeit, ich zitiere: "The PCI Express architecture is designed to natively support both Hot-Plug and hot-removal of devices...". Das heisst nun leider nicht, dass man eine PCIe Karte eines normalen PCs im Betrieb ein- oder ausstecken darf, denn es muß durch das MoBo + BIOS unterstützt werden und das tun die meisten PC-Mobos nicht. Im allgemeinen wird das bei CompactPCIe und ATCA-Karten realisiert.

Bei PCI oder AGP Karten kann es bekanntlich zur Beschädigung der Karte udnb des Mainboards führen, wenn man die Karte im laufenden Betrieb entfernt oder einsteckt (ob das auch gilt, wenn der PC zwar ausgesteckt aber nicht vom Netz getrennt ist (wegen der Standby-Spannung), weiß ich nicht).

Kann sowas bei PCIe auch passieren oder ist es nur ein Softwareproblem, dass nicht alle Motherboards Hot-Plug unterstützen? -MrBurns 22:46, 2. Jun. 2007 (CEST)

Also ich würde da noch einen eindeutigen Warnhinweis einbauen, dass man nicht einfach so im laufenden Betrieb Umbauen sollte. Ich habe sogar schon einmal den Fall gehabt, dass mir der Rechner bis zum Schalter umlegen nicht mehr gebootet hat, nur weil ich einen Lüfter dazugehängt habe, während dem laufenden Betrieb. Standbyspannung mach eigentlich nichts. Ich habe schon oft Hardware umgebaut ohne den Stecker zu ziehen.

Der von dir beschriebene Fall klingt nach der Auswirkung eines Kurzschlußes, sowas kann leicht passieren, wenn man einen Lüter im laufenden Betrieb einbaut und nicht gut genug aufpasst oder keine ruhige Hand hat. Ich hatte bei meinem Rechner schon sicher veile dutrzend male einen Kurzschluß, weil ich nicht jedes mal, wenn ich etwas mit den Lüftern probiere den Rechner ausschalten will bzw. ich ihn auch gerne im laufenden Btrieb öffne oder schließe und ich dafür den Lüfter von der Seitenwand aus/anstecken muß. passiert ist noch nie was und bei Netzteil von eienr guten Marke sollte normalerweise auch nix passieren wegen der Over Current Protection (Überstromschutz) des Netztteils. Allerdings werden bei den meisten Komplettsystemen Billignetzteile verwendet und ob das bei denen auch so gut funktioniert weiß ich nicht.

Man sollte aber keinesfalls im laufenden Betrieb PCI- AGP-Karten oder Speicher einbauen, weil man dadurch leicht Karte/Speichermodul + Mainboard zerstören kann. Und auch mit Laufwerken sollte man nix im laufenden Betrieb machen (außer man verwendet einen Anschluß, der Hot-Plug/Swap unterstützt, z.B. manche Versionen von SCSI oder SATA II, wobei bei letzerem Hot-Plug auch nicht von allen Mainboards unterstützt wird).

Was die Standby-Spannung angeht. ich hab da keine Erfahrungenn ,weil ich schlat sicherheitshalber immer den Natzschalter aus, aber die meisten Hardwarehersteller empfehlen auch, den Netzschalter auszuschalten. Aber zumindestens bei PCI weiß ich, dass die Slots auch mit der Standby-Spannung versorgt werden, weil sonst wären Funktionen wie WOL nicht möglich. Ähnliches gilt auch je nach BIOS-Einstellung sogar für externe Anschlüße für Tastur und Maus (PS/2), z.B. um das 'Einschlten des PCs über den Power-Knopf auf der tastatur zu ermöglichen. --MrBurns 02:36, 27. Jun. 2007 (CEST)

Das mit den harmlosen Kurzschlüßen war übrigens auf Lüfter bezogen, die direkt am Netzteil hängen. Bei Lüftern, die am mainboard hängen hatte ich bis jetzt noch nie kurzschlüsse, aber dort könnte es eventuell gefärhlicher werden weil dann für einen sehr kurzen Zeitraum (bis der Überstromschutz vom netzteil wirkt) ein sehr hoher Strom durchs Mainboard fließen könnte. --MrBurns 10:17, 27. Jun. 2007 (CEST)

Die PCI- und PCIexpress-Anschlüsse eines gewöhnlichen Mainboards sind nicht hotplugfähig. Dazu bedarf es mechanischer Vorrichtungen, nämlich:

• Voreilende Kontakte für Betriebsspannungen und (zumindest) Massekontakte
• Vorrichtung zum definierten parallelen (verkantungsfreien) Einführen der Karte

sowie bestimmte elektrische Spezifikationen:

• Maximale Impulsleistung für Stromversorgungskontakte (= maximale Elko-Größe)
• Maximale Hochlaufzeit bis zur Betriebsbereitschaft einer Karte
• (Keine zusätzlichen Stromstecker)

Alles das ist nicht gegeben. Daher hat man sich derlei Features im BIOS und Betriebssystemen gespart. Anders sieht es bei PXI aus: Diese hochpreisigen Einsteckkarten erfüllen zumindest mechanische Voraussetzungen. --Henrik Haftmann (Diskussion) 17:57, 25. Feb. 2014 (CET)

Zum verkantunsgfreien Einführen: wenn man kein Grobmotoriker ist, sollte man das auch ohne besondere vorrichtungen schaffen, insbesondere bei den PCIe x1 Karten, deren kontaktfläche sehr kurz ist. Und (Keine zusätzlichen Stromstecker) trifft auf fast alle PCIe-Karten, die keine Grafikkarten sind, zu und auch auf Grafikkarten im unteren Leistungssegment. außerdem ist zwischen der prinzipiellen Hot-Plug-Fähigkeit von PCIe und der Frage, ob auch jede PCIe-kompatible Hard- und Software die Voraussetzungen dafür erfüllt zu unterscheiden. --MrBurns (Diskussion) 00:44, 26. Feb. 2014 (CET)

DDR?

PCIe ist vollduplexfähig und arbeitet mit einer Taktrate von 1,25 GHz DDR. Daraus berechnet sich die Datenrate einer
Lane (nach 8B10B-Kodierung) zu max. 250 MByte/s

Wieso DDR? PCIe ist eine serielle Hochgeschwindigkeitsübertragung ohne separate Taktleitung, wo sollte da DDR verborgen sein? Wenn die 250 MByte/s nach Dekodierung (bzw. vor Kodierung) stimmen, dann ist wohl 2,5 GBit/s gemeint. 194.138.18.132 15:04, 21. Mär. 2007 (CET)

Ich habe jetzt gerade mit http://www.tweakpc.de/hardware/infos/mainboard/pci_express/s02.php verglichen und dort ist auch eine Geschwindigkeit von 2,5 GBit/s pro Richtung genannt. Und da ihr selbst auf die Quelle verlinkt... Es sollte klarer formuliert werden - die Rechnung geht nur mit 2,5 GBit/s auf.

Hier nochmal eine Erklärung: Ja, es gibt keinen separaten Takt. Der Takt ist im serielle Signal aufkodiert (z.B durch 8b/10b, so ist garantiert, dass immer ein Bitwechsel für die Taktrückgewinnung existiert). Der aus dem Signal rückgewonnene Takt ist aber dann aber weiter herkömmlich "voll genutzt" werden: daher kann mit jeder Flanke pro Takt ein Bit berücksichtigt werden (siehe flankengetriggert, taktflankengesteuert, ...): Daher ist der Takt z.B. nur 1,25 GHz für 2,5 GBit/s Datenrate. Hier wird das auch mal ganz nett erklärt.

Ich denke, die Frage kann danach archiviert werden. Ist außerdem im Artikel selbst eingepflegt. TH 188.195.1.190 22:18, 24. Mär. 2012 (CET)

PCIe 2.0 / PCIe 3.0

Schreibt mal was über die verschiedenen Versionen... wär sicher interessant! (nicht signierter Beitrag von 62.47.155.193 (Diskussion) )

Jo würd ich auch gern was drüber erfahren, im PCI-artkel steht nur, dass es sie gibt, aber kp wqas der unterschied is, und vor allem wie es mit der kompatibilität aussieht, also kann ich ne PCIe 1.0/1.1 karte in nen PCIe 2.0 stöpseln und andersrum. find darüber auch nix... thx -- gruß Mihawk90 21:11, 4. Jan. 2008 (CET)

Jepp, das ist definitiv ein Manko... vielleicht schreib ich mal was dazu, vielleicht auch jemand anders, bis dahin verweise ich auf die englische Artikelversion. --Uncle Pain 23:28, 4. Jan. 2008 (CET)

Also mir ist grad mein Mainboard abgeraucht und ich stellt mir die frage der Abwärtskompatibilität. Ja in einen 2.0 Slot kann man eine 1.0 sowie 1.1 Karte reinstecken. Allerdings muss ich sagen ich hab hier nochmal rein geschaut weil ich mir nicht sicher war in der Englischen Version stehts jedoch auch so drin. (nicht signierter Beitrag von 84.151.106.16 (Diskussion) 14:30, 1. März 2008 (CET))

Bin ich auch dafür. Man weiß ja nicht. Ob das wie bei USB1, USB2, USB3 neue Standards sind, oder ob das parallel existiert. ASUS schreibt zum Beispiel "PCIe 3.0 is comming" wovon man ableitet, dass es sich um etwas neues handelt und man vielleicht gerade auf dieses Merkmal achten sollte, um ein zukunftsträchtiges System zu haben. (nicht signierter Beitrag von 78.54.129.187 (Diskussion) 08:13, 4. Juli 2011 (CEST))

PEG

Hallo alle zusammen,
was hat es eigentlich mit diesem (neuen?) Standard PCI Express for Graphics” (PEG) auf sich?
Ist das wieder eine ganz supertolle-spezielle PCIe-Schnittstelle oder ist dies eine 100%-kompatible Erweitertung zu PCIe? Oder ist das gar das selbe wie PCIe, nur im Marketing-Blabla?
MfG .. Conrad 11:48, 6. Jun. 2007 (CEST)

PEG ist lediglich eine andere Bezeichnung für PCIe, aber explizit auf Grafikkarten. Daher meint man mit „PEG-Slots“ meist PCIe-x16- oder auch PCIe-x8-Slots. Prinzipiell ist PEG also nur Blabla :) --Uncle Pain 14:24, 6. Jun. 2007 (CEST)

Generell meint man mit PEG Slots, die mechanisch PCIe-16x Slots entsprechen. Mit nur einer Grafikkarte werden sie auch mit 16x Geschwindigkeit betrieben, bei SLI und Crossfire kann es jedoch vorkommane, dass die beiden Slots statt mit 16x/16x mit 8x/8x oder gar mit 16x/4x (Intel 965P) betrieben werden, was durch Limitierungen der Anzahle der PCIe-Lanes auf dem Chipsatz hervorgerufen wird. -MrBurns 17:47, 6. Jun. 2007 (CEST)

Achso. Naja ganz leicht angedeutet steht das ja schon im Artikel, jedoch sollte diese Bezeichnung sowie auch die von euch genannten Infos dort auch noch etwas ausführlicher beschrieben bzw. ergänzt werden. Schließlich wird diese Bezeichnung ja doch auch relativ oft verwendet.
MfG .. Conrad 09:59, 7. Jun. 2007 (CEST)

Hin- und Rückkanal in der Praxis

Eigentlich sollten der Hin- und Rückkanal gleich schnell sein. Benchmarks zeigen da aber ein anderes Bild: http://www.computerbase.de/artikel/hardware/mainboards/2007/test_asus_p5k3_deluxe/7/#abschnitt_pci_express_leistung Auch ich habe das Problem, dass mein PCIe4x RAID Controller im 4x Slot nicht ordentlich läuft: Schreiben mit fast 300MB/s, Lesen mit knapp 100MB/s (RAID5, 8 Platten).

Auf der Seite ist nur ein Benchmark für den "Rückkanal" Grafikkarte->System. Das mit dem RAID-Controller liegt vermutlich daran, dass dein RAID-Controller einer von der intelligenten Sorte mit eigenem RAM ist und du in dessen RAM (und nicht auf die Platten) schreibst. --Equinox 20:11, 6. Dez. 2008 (CET)

Low Profile

Low-Profile-Karte mit Verlängerung für normale Bauhöhe

Liest man hin und wieder bei Grafikkarten: PCI Express Low Profile. Was unterscheidet das von bzw. hat es gemein mit PCI Low Profile? --Buckiboy 01:01, 29. Dez. 2007 (CET)

Das Merkmal "Low Profile" sagt aus, dass die Karte eine geringere Einbauhöhe aufweist als gewöhnliche Karten. Verbunden mit einem passenden Low-Profile-Slotblech kann man eine Low-Profile-Karte dann in ein 2U-Rackgehäuse einbauen (ohne eine Riserkarte zu benötigen). Bei normalen Karten mit voller Höhe ist mindestens ein 4U-Gehäuse notwendig (oder waren's nur 3U?). "Low-Profile" bedeutet bei PCI und PCIe dasselbe, weil es sich eben nur auf die Bauhöhe bezieht. --Uncle Pain 01:54, 29. Dez. 2007 (CET)

: Alles klar, danke, gut erklärt! --Buckiboy 21:52, 3. Jan. 2008 (CET)

Zu den verschiedenen Clocks bei PCI Express

Bezüglich der Fragen die hier zu den verschiedenen Takten bei PCIe aufgetaucht sind, kann ich ggf. zur Klärung beitragen:

1. Referenztakt: Zwar ist der Referenztakt nach PCI V1.0a nicht obligatorisch, wird aber heute fast immer implementiert. Er beträgt 100MHz bei den Intel/AMD etc. PCIe Chips, ebenso 100MHz bei ICs von PLX Technology, Pericom etc., kann aber auch 125MHz sein, wie beispielsweise bei FPGAs (Xilinx, Altera). Der Referenztakt wird in den Switches und Bridges intern zur Synchronisierung verwendet. Er wird ebenso differentiell (CML, Current Mode Logic) übertragen wie die Daten auf den Rx/Tx-Lanes

2. Datenübertragungstakt bei 1Gen PCIe: Auf den Tx/Rx-Lanes werden die seriellen Daten bei der ersten PCIGen mit 2.5GHz übertragen. Da auf den Datenleitungen selbst aber die Signale nur mit jedem vollständigen Taktzyklus zwischen 1 und 0 (oder vice versa) wechseln können, ist die maximale Signalfrequenz (!) auf den Datenleitungen 1.25GHz (+ Vielfache nach Fourierreihe). Bei der 2ten Generation von PCIe werden diese Zahlen verdoppelt, der Referenztakt bleibt aber bei 100MHz (wird aber bzgl. Jitter enger spezifiziert).

3. Unterschiedliche Lanezahl: PCIe kann grundsätzlich Devices und Switches mit unterschiedlichen Lanezahlen miteinander verbinden, da nach Reset jeder PCIe Port mit seinem Gegenüber die Zahl der gemeinsamen Lanes ermittelt und festlegt. D.h. es kann ein x1 Board in einen x16 Slot gesteckt werden und funktioniert dann auch. Aber auch umgekehrt kann z.B. eine x16-Karte in einen x1-Port gesteckt werden. Dazu sind allerdings wegen der Mechanik entsprechende Adapter notwendig. Ist aber bei Evaluierungssystemen in PCIe-Umfeld durchaus gängige Praxis.

Dass auf den Tc/Rx-Lanes 2,5GHz Taktfrequenz verwendet werden ist falsch. Die physikalische Taktfrequenz ist 1,25 GHz. 2,5 GHz ist die effektive taktfrequenz (wegen DDR), bei der es sich aber trotz de namens eigentlich um keine Taktfrequenz handelt. --MrBurns 03:37, 30. Jun. 2008 (CEST)

Es gibt bei PCIe keinen "DDR-Takt"! Der Takt kann aus den Daten wieder extrahiert werden. Auf den Daten-Lanes kann alle 0,4 ns der Pegel wechseln muss aber nicht (spätestens nach 2,0 ns da maximal 5 gleiche "Channel-Bits" hintereinander erlaubt sind). Das sich aus den Pegelwechseln (z.B. mit einem Spektrum-Analysator) Frequenzen zwischen 250MHz (nur alle 2,0 ns ein Pegelwechsel also 4,0 ns Periodenlänge) und 1,25GHz (alle 0,4 ns ein Pegelwechsel also 0,8 ns Periodenlänge) messen lassen hat nichts mit der Arbeitsweise der SerDes (Parallel<>Seriell-Umsetzer) zu tun sondern ist nur ein physikalisches Phänomen. seihe 8B10B-Code --Erik, 2008-Oktober-07

Wenn man aber jeden Flankenwechsel bei der taktfrequenz mitzählt ist das eine "DDR-Taktfrequenz", weil die physikalische Taktfrequenz bezieht sich immer auf die Periodenlänge. Vor DDR wurden auch immer nur die steigenden Flanken genutzt. Du solltest dir mal Double Data Rate und Taktsignal durchlesen. --MrBurns 09:12, 9. Okt. 2008 (CEST)

DDR bedeutet, dass Daten sowohl mit der steigenden als auch fallenden Flanke eines Taktsignales in die nächste Verarbeitungsstufe übernommen werden, was eine hohe Präzision des Tastverhältnisses erfordert (duty cycle). DDR ist bei PCIe unbekannt! Die Taktfrequenz (nur intern, gewonnen aus 100MHz) beträgt in Gen 1 2.5GHz, die Datenrate entsprechend 2.5GT/s, die Signalfrequenz auf den seriellen Strecken aber nur 1.25GHz, da für einen vollen Hi->Lo oder Lo->Hi Zyklus 2 Taktzyklen benötigt werden. --FiftySeven (16:06, 29. Aug. 2009 (CEST), Datum/Uhrzeit nachträglich eingefügt, siehe Hilfe:Signatur)

Normalerweise ist die Länge eines Taktzyklus als Periodendauer, also Wellenlänge/Ausbreitungsgeschwindigkeit definiert. Demnach wäre ein Taktzyklus das gleich wie ein Hi->Lo Zyklus, warum sollte das bei PCIe anders definiert sein? Außerdem wäre mit 1,25GHz Signalfrequenz ohne DDR die Übertragungsrate von 250 MB/s pro Lane und Richtung ohne DDR garnicht möglich, da ja die Busbreite nur 1 bit/Lane ist (Serielle Datenübertragung). Bei 2,5 GHz passts aber genau (wegen der Kodierung entspricht 1 Byte 10bit statt 8bit): 2.500Mb/10 = 250MB. --MrBurns 17:28, 1. Sep. 2009 (CEST)

offene Slots

Es ist aber nicht möglich eine PCI-Karte in einen PCIe-Slot zu stecken, und es ist auch nicht möglich Karten mit mehr Lanes in einen Slot mit weniger Lanes zu stecken (z. B. PCIex16-Karte in PCIex8-Slot)

Das stimmt zwar bi den meisten Mainboards, aber es giobt auch einige wenige, die offene Slots haben, wo man dann auch Karten mit mehr Lanes reinstecken kann (ich hab das bis jetzt nur bei einem Mainboard ich glaub bei einem 8x-Slot gesehen). Die zusätzlichen Lanes der Karte sind dann einfach deaktiviert (so wie bei einigen GraKa-Slots, die zwar mechanisch 16x, elektrisch aber nur 8x sind). Allerdings sind da auch eventuell vorhandene Probleme mit der Schwerkraft zu berücksichtigen, wine Grafikkarte würe in einem 1x-SWlot wohl kaum den richtigen halt finden und wahrscheinlich entweder rausrutschen oder den Slot kaputt machen. Das ist wahrscheinlich auch der Grund, warum fast alle Mainboardhersteller bis jetzt auf offene Slots verzichtet haben. --MrBurns 02:14, 26. Jul. 2008 (CEST)

Siehe auch en:PCI_Express#Physical_Layer. --MrBurns 02:17, 26. Jul. 2008 (CEST)

Ich hab gerade noch etwas recherchiert. Mit der google Bildersuche findet man einige gute Ergebnisse und wenn amn auf diese Bilder draufklickt sieht man, dass diese Technik anscheinend vor allem von Gigabyte bei einem 4x-Slot auf ihrem Mainboard GA-MA69G S3H verwendet wird. Vielleicht wäre ja auch nicht schlecht, wenn jmand schaut, ob eines der Bilder auf google frei verfügbar ist oder selber ein Foto von so einem offenen Slot machen würde, das wär fürn Artikel sicher nicht schlecht. --MrBurns 02:27, 26. Jul. 2008 (CEST)

Das ist von der PCIe-Spezifikation her nicht vorgesehen; die verbietet explizit "up-plugging". Allerdings habe ich bis jetzt keinen Chip mit 4 oder mehr PCIe-Lanes gesehen, in dessen Datenblatt nicht "funktioniert auch mit weniger Lanes" als Feature angepriesen war. Kaputtgehen dürfte in keinem Fall was, falls die eingesteckte Karte nicht mit weniger Lanes klarkommt funktioniert sie halt nicht. --Equinox 20:15, 6. Dez. 2008 (CET)

Ich bezweifle, dass irgendeine PCIe-x16-Karte nicht in einem offenen x4-Slot funktioniert: einige Crossfire-mainboards unterstützen im Crossfire-Modus bei der 2. Karte nur x4, aber trotzdem funktioniert dort Crossfire mit allen ATI-Karten, die es unterstützen. Und es gibt einige Mainboards, deren x16-Slot selbst bei einer einzigen Graka elektrisch nur mit x8 betrieben wird. Das ist genauso, wie wenn man eine 8x AGP Karte mit 1x betreibt: es wird eben nur die Performance schlechter. Die Zahl der Lanes ändert ja nichts daran, wie die Kommunikation funktioniert, es ändert nur die Bandbreite der Datenübertragungsrate. Ich bin mit der derzeitigen Beschreibung generell nicht einverstanden, weil da eben nicht zwischen der mechanischen und der elektrischen Spezifikation unterschieden wird, aber es gibt eben durchaus Mainboards, die x16-Slots haben, die elektrisch nur als x8 oder teilweise sogar nur als x4 betrieben werden (das wird zwar im nächsten Absatz erwähnt, aber man müsste schon die Beschreibung dieses Absatzes ändern, damit klar ist, ob die mechanische oder elektrische Spezifikation des Slots gemeint ist). --MrBurns 02:06, 7. Dez. 2008 (CET)

Satz umformulieren

Aktuelle Hauptplatinen mit PCI-Express unterstützen bis zu 68 Lanes – in der Regel aufgeteilt in einen bis sechs x16-Slots für die Grafikkarte(n) (von denen teilweise manche elektrisch mit weniger Lanes betrieben werden, s. o.) oder auch einen x16- und einen x4-Slot, dazu mehrere x1-Slots und zur internen Anbindung anderer auf dem Mainboard verbauter Geräte (z. B. Gigabit-Netzwerkchips, damit diese nicht über den viel langsameren PCI-Bus angebunden werden müssen).

Es gibt auch Mainboards mit einem x4-Slot und mehr als 1 x16-Slot, z.B. das Gigabyte GA-EX58-UD5P. Also sollte man den Satz dementsprechend umformulieren. Mir fällt im Moment keine gute Formulierung ein. --MrBurns 16:06, 9. Apr. 2009 (CEST)

Boah, der gehört eh entschlackt. Mein Vorschlag:

Aktuelle Hauptplatinen mit PCI-Express unterstützen bis zu 68 Lanes, die zum großen Teil von x16-Slots oder auch x8-Slots genutzt werden. Die verbleibenden werden für einen oder mehrere x1-Slots und zur internen Anbindung anderer auf dem Mainboard verbauter Geräte verwendet (z. B. Gigabit-Netzwerkchips), gelegentlich auch für x4-Slots. --Uncle Pain 16:55, 9. Apr. 2009 (CEST)

Man muß schon zwischen der mechanischen Bauform und der elektrischen Signalübertragung unterscheiden. "echte" x8-Slots findet auf Desktop-Mainboards sind mir unbekannt (und ihc kenn sehr veile Desktop-Mainboards zumindestens aus dem Internet), oft findet man aber mechanische x16-Slots, die elektrisch als x8 laufen. --MrBurns 17:04, 9. Apr. 2009 (CEST)

Ablösung von PCI

Aus dem Artikel:

Während fast alle neueren Grafikkarten den PCIe-x16-Slot nutzen, sind bisher (2008) Steckkarten anderer Typen (etwa Sound-, Netzwerk- oder Schnittstellenkarten), die für PCIe ausgelegt sind, noch kaum verbreitet; vielmehr wird dafür allgemein noch der PCI-Slot bevorzugt, der daher auch auf neueren Hauptplatinen fast durchweg noch vorhanden ist.

Also allmählich dürfte eine Ablösung durchaus erkennbar sein. Zwar wird auf vielen Mainboards noch PCI verbaut (oft 3 Stück, wodurch dann schönes PCIe fehlt), aber Karten aller Bereiche sind auch für PCIe erhältlich und überwiegen teilweise (jeder gescheite Käufer wird dabei beim Neukauf auf PCIe setzen, sofern er nicht durch sein Mainboard zu PCI gezwungen wird). Um mal Geizhals.at als Quelle zu nehmen:

• Schnittstellenkarten PCI 167 Artikel, PCIe 128 (verständlich, da ältere Mainboards eher PCI haben und neuere eine üppige Anzahl an aktuellen Schnittstellen aufweisen)
• TV-Karten PCI 76, PCIe 29 (da ist die Durchdringung wohl nicht so groß, weil viele Anwender auf USB setzen oder gar keine TV-Karte mehr haben wollen)
• Netzwerkkarten (Gbit) PCI 61, 80 PCIe (hier überwiegt PCIe, obwohl die meisten Mainboards schon Gbit-LAN mitbringen)
• Soundkarten PCI 45, PCIe 17 Bei PCI sind viele alte Modelle dabei

Generell dürfte vieles noch für PCI erhältlich sein, weil man damit auch viele Leute mit modernen Mainboards erreichen kann, die noch PCI-Schächte haben. Ja ja, die liebe Abwärtskompatibilität. Wenn man aber möchte, kann man i. d. R. auch vollständig auf PCIe setzen. – 77.21.228.126 18:56, 25. Sep. 2010 (CEST)

Geändert, gesichtet, erledigt. – 77.21.228.126 22:27, 30. Sep. 2010 (CEST)

Stromversorgung der Karten

Welche Einschränkungen gibt es bei der Leistungsbelastung der Karten in x1/x4/x8/x16? Für x1 steht ja im Artikel 25W maximal. Für x16 sind es 75W, aber was ist mit x4 und x8? Liegen die bei 40W und 60W oder so? Ich fände es schön, wenn mich jemand aufklären könnte. (nicht signierter Beitrag von 87.145.168.212 (Diskussion) 23:40, 15. Okt. 2010 (CEST))

Die Anzahl der Lanes hat nichts mit der Stromversorgung zu tun, da bei den zusätzlichen Pins keine weiteren Stromversorgungspins dabei sind. --RokerHRO 10:25, 28. Jun. 2011 (CEST)

Wie viel Leistung die Stromversorgung liefert hängt nicht davon ab, wie viele Pins es dafür gibt, sondern was im PCIe-Standard steht. und das kann für eine unterschiedliche Anzahl von Lanes auch unterschiedlich sein, wenn es entsprechend von der PCI-SIG spezifiziert wurde. --MrBurns 17:10, 9. Feb. 2012 (CET)

Der Artikel geht max. von 2x8-Pin + Steckplatz (also insgesamt 375W maximale Leistungsaufnahme aus). Die Asus Ares (mittlerweile fast ein Jahr auf dem Markt) besitzt jedoch 1x6 Pol, 2x8 Pol + Steckplatz-sprich, sie ist summa summarum theoretisch ausgelegt für eine Leistungsaufnahme von 450W, überschreitet die PCIe Spezifikationen jedoch mit einer Leistungsaufnahme von 489 Watt. Ich denke das wäre erwähnenswert im Artikel. Test der Asus Ares bei PCGH (nicht signierter Beitrag von 77.186.164.169 (Diskussion) 23:53, 7. Jul 2011 (CEST))

Was genau ist eine Lane?

Im Artikel taucht schnell der Begriff "Lane" auf, ohne zuvor erläutert worden zu sein. Wenn man tapfer weiterliest, wird zwar klar, daß damit eine Art "Übertragungskanal" gemeint ist, aber der Begriff sollte für Laien wie mich vor seiner Verwendung erstmal erklärt werden. Wie werden "Lanes" elektrisch und logisch vom Bussystem verwaltet? Wer kennt sich hier aus und ist so nett, sein Wissen hier einzubringen? gruss, TOS --94.217.105.32 11:23, 10. Dez. 2010 (CET) Bei allen neueren seriellen Bussystemen (wie auch PCIe) werden Leitungspaare zur Übertragung genutzt - im engeren Sinne ist mit Lane also ein solches Leitungspaar (z.B. D5+ und D5-) gemeint - im Unterschied zu älteren Bussystemen bei denen einfach von Bus-Pin bzw. einzelne Busstrippe. Bei PCIx16 sind als 16 Lanes sprich 32 Pins auf dem Steckverbinder nötig. Dazu gibts auch direkt ne Frage von mir - In dem Artikel gibts eine Tabelle x1 x2 .. x16 aber auch x32 "Kodierung". Sollte Kodierung vielleicht Lanes heißen und gibt's wirklich PCIex32 ? (nicht signierter Beitrag von 212.202.126.147 (Diskussion) 14:23, 3. Jan. 2012 (CET))

Amerikaner denken grundsätzlich an Autos und Autobahnen: Lane = Fahrspur. Je mehr Fahrspuren, desto mehr Verkehr. (Wer kennt nicht die superbreiten Autobahnen?) Jede Lane arbeitet für sich. (Tatsächlich ist man jenseits vom Teich sehr unwillig beim Fahrspur wechseln!) Auch Nord- und Südbrücke haben ihre Begrifflichkeit aus nichts anderem als Straßenkarten: Die Northbridge ist in Darstellungen des Computerbaus grundsätzlich oben … --86.56.10.171 21:14, 22. Feb. 2014 (CET)

Bitte verschieben nach PCI Express

Der Bindestrich ist unsinnig und kommt z. B. auch auf den unter Weblinks genannten Seiten nicht vor. – 77.20.106.45 22:29, 3. Mai 2011 (CEST)

Die Spezifikation schreibt es auch ohne. – \ldblquote 21:39, 23. Mai 2011 (CEST)

Die Verschiebung hab ich Euch jetzt gleich mal gemacht - scheint ja durchaus sinnvoll zu sein. Viele Grüße Redlinux^{·→·☺·RM} 22:06, 23. Mai 2011 (CEST)

Neues Bild

Das neue Bild Datei:Prinzipielle Darstellung der PCIe-Architektur.svg ist unvollständig, da die PCI x16 Slots, die üblicherweise an der Northbridge hängen. --MrBurns (Diskussion) 04:48, 14. Nov. 2012 (CET)

Slot-Varianten

Gleich am Anfang: Ich verstehe diesen Satz nicht: "Bei Steckplätzen gibt es weiterhin offene Steckplätze, in die man mechanisch beliebige Karten stecken kann." (nicht signierter Beitrag von 91.64.167.203 (Diskussion) 23:19, 27. Feb. 2014 (CET))

Wärs wie folgt verständlicher?

"Bei Steckplätzen gibt es weiterhin hinten offene Steckplätze, in die man mechanisch beliebige Karten stecken kann." --MrBurns (Diskussion) 03:43, 1. Mär. 2014 (CET)

3gio

hi,

pci-express wurde meines erachtens unter dem namen 3gio entwickelt. ich meine es ist sinnvoll diesen namen auch auf diese seite zu linken. was meint ihr?(nicht signierter Beitrag von 195.212.29.187 (Diskussion) 16:54, 5. Jan. 2007)

Ist jetzt verlinkt!(nicht signierter Beitrag von 130.83.21.115 (Diskussion) 21:45, 8. Jan. 2007)

Programmiermodell

Leider wird nicht klar, wie man ein PCIe-Gerät vom Prozessor aus anspricht? Welche Service-Funkionen in den verschiedenen Betriebssystemen helfen bei der Treiber-Entwicklung? --Dr Joerg Weule (Diskussion) 06:50, 10. Okt. 2014 (CEST)

Soviel ich weiß sorgt das BIOS dafür, dass PCIe softwaremäßig wie PCI angesprochen werden kann. --MrBurns (Diskussion) 12:26, 10. Okt. 2014 (CEST) PS: diese Meinung wird auch im Artikel vertereten (und das habe nicht ich geschrieben):

[...] Trotz dieses sehr anderen physischen Aufbaus ist PCIe softwareseitig voll kompatibel zu PCI, so dass weder Betriebssysteme und Treiber noch Anwendungsprogramme angepasst werden müssen.

--MrBurns (Diskussion) 12:31, 10. Okt. 2014 (CEST)

Erkennung und Initialisierung

Wie wird der PCIe-Bus mit den vielen Lanes und wie werden die einzelnen Karten erkannt und initialisiert? (nicht signierter Beitrag von Dr Joerg Weule (Diskussion | Beiträge) 06:52, 10. Okt. 2014 (CEST))

Verschiedene Standards von Karte und Slot

Soviel ich weiß ist es so, dass Karten nach altem Standard in neuen Slots immer funktionieren, es umgekehrt aber manchmal Probleme gibt. Beispiel:

PCIe 1.0 Grafikkarte in PCIe 3.0 Slot: funktioniert immer
PCIe 3.0 Grafikkarte in PCIE 1.0 Slot: funktioniert fast immer

--MrBurns (Diskussion) 06:30, 23. Mär. 2015 (CET)

Übertragungsrate

"Die Übertragungsgeschwindigkeit auf diesen Leitungen beträgt bei PCIe 1.0 2,525 GBit/s". Kann mir jemand erklären, wie man bei 1,25 GHz mehr als 2,5 GBit/s mit DDR übertragen kann? Phantomphasen? Die angegebenen Quellen sprechen auch von 2,5 GBit/s. Auch ergäbe 2,5 Gbit / 10 die angegebenen 250 MB/s. Ich würde das jetzt ersteinmal zu 2,5 GBit/s ändern, bis eine Quelle oder wenigstens eine Erklärung für die 2,525 GBit/s verfügbar ist. --GlaMax 20:38, 28. Okt. 2010 (CEST)

Es wäre wunderschön wenn man einheitlich alle angaben von MB genauer angeben könnte: 1 MB könnte heißen 1.048.576 Byte, 131.072 Byte oder 1000000 Byte. Ziemlich unglücklich :( (nicht signierter Beitrag von 176.94.130.178 (Diskussion) 12:15, 31. Mär. 2015 (CEST))

Taktung

Zum Takt hätte ich gerne Angaben innerhalb welcher Bereiche der laut spec erlaubt ist. In BIOSen kann man den Takt oft von 90...150 MHz einstellen. Default wird wohl 100 MHz sein, meist ist Auto eingestellt. (nicht signierter Beitrag von 91.49.152.19 (Diskussion) 16:11, 8. Aug. 2015 (CEST))

Das ist der Basistakt des Chipsatzes, aus dem (meistens) der PCIe-Takt des Root Complex gewonnen wird. Bei den meisten Mainboards dürften wohl nur bei 100 MHz/Auto der PCIe-Takt in der Spec liegen. --Zac67 (Diskussion) 17:47, 8. Aug. 2015 (CEST)

Stromversorgung, Pinbelegung

1. Unter #Stromversorgung fehlt die Pinbelegung der 6-pin und 8-pin Anschlüsse.
2. Außerdem wäre interessant, ob Adapter 8-pin -> 6-pin möglich sind; von der Leistung her sind die 6-pin'er ja 3*25W, die 8-pin'er 4*37,5W, müssten also ausreichend Leistung bieten pro Pin.
   Aber darf man aus einem 8-pin-Anschluss 3*25W entnehmen, den letzten Pin aber komplett unangetastet lassen, oder müssen alle Pins (halbwegs) gleichmäßig belastet werden?

--arilou (Diskussion) 09:47, 4. Nov. 2015 (CET)

Ich bin sicher, dass die einzelnen Pins nur bis jeweils 25W bzw. 37,5W belastet werden dürfen. Gleichmäßige Belastung ist vermutlich nicht festgelegt, könnte aber bei getrennten Rails auch ein Thema sein. Ich guck mal, ob ich an die Doku komme. --Zac67 (Diskussion) 13:01, 4. Nov. 2015 (CET)

Die Anschlüsse sind in der PCI Express Card Electromechanical Specification Revision 3.0 definiert, an die man offenbar sehr schwer rankommt. Bei Tom's Hardware habe ich den Hinweis gefunden, dass es beim 6poligen Stecker nur zwei Massen gibt, die Mitte ist Sense. Dort steht allerdings auch, dass nur zwei 12V-Leitungen belegt sind – bei zwei rumliegenden Karten (GTX550Ti, HD5750) bestätigt sich ersteres, allerdings sind alle drei 12V-Pins kurzgeschlossen. Thema Rails: die gleichen Pins eines Steckers dürfen auf der Karte verbunden werden, aber nicht zwischen beiden Steckern. ([5]) --Zac67 (Diskussion) 20:25, 4. Nov. 2015 (CET)

Danke!

--arilou (Diskussion) 09:49, 5. Nov. 2015 (CET)

Anzahl Pins

Artikel:

Im rechten Bereich befinden sich je nach Anzahl der Verbindungen 14 bis 142 Steckkontakte

Zuvor wird jedoch genannt, dass es auch x32-Steckplätze gibt, die müssten dann >142 Kontakte haben.

--arilou (Diskussion) 15:47, 11. Nov. 2015 (CET)

Links sind bis ×32 definiert. Slots gibt es aktuell nur bis ×16. --Zac67 (Diskussion) 19:21, 11. Nov. 2015 (CET)

Ah - danke! --arilou (Diskussion) 09:01, 12. Nov. 2015 (CET)

Kompatibilität der Versionen

Ich höre gerade mächtig die Glaskugeln der Hellseher klieren. Im text steht: "Es können allerdings vereinzelt Probleme auftreten wenn die Generationen weiter auseinanderliegen." Wieviel Glaskugeln sind zerborsten? Da PCIe 4 Standart erst 2016 rauskommen soll, ist dass reine Theoriefindung. Bitte eine Quellenangabe für diese behauptung, sonst werde ich es in ein Paar Wochen entfernen! --Natsu Dragoneel (Diskussion) 01:43, 16. Mai 2015 (CEST)

Habs jetzt rausgenommen --Natsu Dragoneel (Diskussion) 04:42, 4. Jun. 2015 (CEST)

Es gibt durchaus Probleme mit z.B. PCIe3-Storage-Controllern in PCIe1-Slots (unklar, ob PCIe selbst oder etwa das BIOS schuld ist), hab aber leider keine Quelle dafür. --Zac67 (Diskussion) 14:39, 4. Jun. 2015 (CEST)

In der Praxis ist das auch bei anderen Karten so. PCI hatte auch die Macke, dass auf einigen Boards nicht jede Karte in jedem Slot funktionierte. Mit ISA wurde das IRQ-Sharing nicht von jedem Hersteller korrekt unterstützt. --Hans Haase (有问题吗) 12:08, 5. Jun. 2015 (CEST)

Das erste ist richtig, seit einigen Jahren aber ziemlich selten geworden. Allerdings war bei ISA grundsätzlich kein IRQ-Sharing möglich (nur level triggered), erst bei PCI optional (mit edge triggered) und dort oft ein Problem gewesen (weil Karte, Board, BIOS und Treiber mitspielen mussten). --Zac67 (Diskussion) 18:55, 5. Jun. 2015 (CEST)

Der Link https://www.pcisig.com/news_room/faqs/FAQ_PCI_Express_4.0/#EQ6 ist tot. Ich habe auch keine neue URL für die Seite gefunden. (nicht signierter Beitrag von Zoechi (Diskussion | Beiträge) 09:33, 11. Feb. 2016 (CET))

Die FAQ sind im Hauptmenü, Link ist aktualisiert. Danke! --Zac67 (Diskussion) 13:32, 11. Feb. 2016 (CET)

MB/s

MB/s ist ziemlich verwirrend - Ist jetzt MByte/s oder MBit/s gemeint. Nirgends wird darauf eingegangen. Flohoff (Diskussion) 12:43, 26. Aug. 2016 (CEST)

Als Einheit wird bit immer klein geschrieben: Mb/s oder besser Mbit/s. --Zac67 (Diskussion) 13:30, 26. Aug. 2016 (CEST)

NVMe

NVMe ist ein Protokoll und passt nicht in die Liste der Schnittstellen. --77.189.118.152 06:20, 4. Jan. 2017 (CET)

Absatz Kompatibilität - aufwärts?

Mich würde interessieren, ob es möglich ist, in einem PCI-E 2.0Slot auch eine Karte zu betreiben, die für 3.0 entwickelt wurde - wenn auch mit verminderter Geschwindigkeit. Bspw. um ein älteres Board mit einer moderneren Grafik aufzufrischen. Falls es nicht geht (was wohl eher anzunehmen ist) - kann die Karte im "falschen Slot" zerstört werden? Entsprechende Hinweise wären sicher nützlich. --Joes-Wiki (Diskussion) 17:46, 5. Nov. 2017 (CET)

Generell ist es möglich. Ich habe hier ein PC mit einer PCIe 3.0 GraKa auf einem PCIe 2.0 Steckplatz. Steht aber auch im Text: "PCIe-Steckkarten und -Steckplätze sind generell abwärtskompatibel zu Gegenstücken einer vorherigen Generation" Laut dem was Artikelseitig steht wird immer das größte gemeinsamme Protokoll genommen. würde also bedeuten wenn du PCIe 2.0 Karte auf PCIe3.0 Port oder eine PCIe 3.0 Karte auf einem PCIe2.0 Port betreibst würde die PCIe 2.0 Spezifikation greifen. --Natsu Dragoneel (Diskussion) 17:59, 5. Nov. 2017 (CET)

PCIe 3.0 vs. PCI 2.0 abhängig von Prozessortechnologie

Bei vielen Boardherstellern ist zu lesen, dass "das Board prinzipiell PCIe 3.0 zwar kann", aber "nur mit 22nm-CPU"; mit 32nm-CPU gibt's dann nur PCIe 2.0; andere Variante ist "nur CPUs mit Sockel FM2+ können PCIe 3.0, FM2 nicht etc. ... Ich vermisse Ausführungen dazu; was es damit auf sich hat, weshalb das so sei, worauf zu achten wäre bei einer Board-/CPU-Kombination etc. --ProloSozz (Diskussion) 13:58, 25. Dez. 2017 (CET)

Das liegt am Wandel der CPU zum SoC – immer mehr Funktionen wandern in die CPU und inzwischen werden insbesondere die schnelleren PCIe-Lanes nicht mehr vom Chipsatz sondern von der CPU bereitgestellt. Das sollte wirklich in den Artikel, muss aber sinnvoll untergebracht werden. --Zac67 (Diskussion) 14:28, 25. Dez. 2017 (CET)

PCI Express 6.0 mit 32GT/s oder 64GT/s

in der im Artikel angegebenen Quelle werden 64GT/s genannt, auch weitere Quellen nennen 64GT/s: https://pcisig.com/pci-express%C2%AE-60-specification-track-revision-03-complete Mit diesem Edit wurde es auf 32GT/s revidiert: https://de.wikipedia.org/w/index.php?title=PCI_Express&diff=next&oldid=195094317 Was ist richtig? Kann jemand weitere Quellen nennen? --Designer2k2 (Diskussion) 16:30, 27. Dez. 2019 (CET)

Warum Quellen, wenn man den Wert berechnen kann? Quellen sind häufig falsch. Sehr häufig. Irgendjemand hat was unsinniges hingeschrieben und dann rollt die Abschreibkette los. Die WP ist voll davon und man bekommt es nicht mehr los, da sich sofort wieder jemand findet, der dass sofort wieder einträgt (daher ist die Nachfrage schon mal nett).

• Es wird mit 32 GT/s übertragen, d.h. es können 32 Milliarden Pegelwechsel pro Sekunde erfolgen.
• Es wird mir 4 Pegeln gearbeitet, die unabhängig von vorhergehenden Pegel sind, d.h. pro Transfer können 2 Bit Entropie kodiert werden. Nennt sich PAM-4.
• Es wird mit Reed-Solomon-Vorwärts-Fehler-Korrektur gearbeitet. Es ist noch nicht ganz klar, ob eine RS(544,514,15) (oder eine RS(528,514,7)) zum Einsatz kommt. Beides ist seit vielen Jahren im Bereich Glasfasern und PCB-Interconnects im Einsatz und es gibt dafür fertige IP-Cores.
• Es werden 2 Synchronisationsbits genommen, 512 bit Nutzdaten hinzugefügt, 30 oder 14 Fehlerkorrekturbits hinzugefügt und dann werden je 2 Bits in einem Symbol kodiert.

Einfach mal nach RS(544,514,15) oder RS(528,514,7) suchen.

Weitere Fehler in White Papern der PCISIG: Es gibt nur x1, x4, x8 und x16 PCI-Express-Steckverbinder. Es gibt keine x12 und keine x32 PCI-Express-Steckverbinder.

Siehe auch:

• https://en.wikipedia.org/wiki/Terabit_Ethernet
• https://www.xilinx.com/support/documentation/user_guides/ug581-ultrascale-gtm-transceivers.pdf

--- Es gibt definitiv x24 und x32 PCIe-Steckverbinder. Diese finden sich z.B. auf den Boards Supermicro X9DBU-3F / X9DBU-iF (PCIe 3.0 x24) oder X9DRW-CF31 / X9DRW-CTF31 (PCIe 3.0 x32). --MenoK (Diskussion) 13:53, 11. Feb. 2020 (CET)

Dann guck dir die Boards mal an – das sind (proprietäre) Riser-Slots und keine Karten-Slots. --Zac67 (Diskussion) 18:34, 11. Feb. 2020 (CET)

mSATA vs. PCIe

"Mini-PCIe-Steckkarte: Solid State Drive ursprünglich für Notebooks" Die physische Schnittstelle ist eine MiniPCIe-Schnittstelle, kontaktet ist es aber mit mSATA. Es wird also SATA über mPCIe ausgegeben und hat bei PCIe nix zu suchen (naja ein Hinweiß ginge schon). PCIe ist an solchen Schnittstellen nicht verfügbar. Siehe: http://asus-rog.de/ssd-guide/ Unter SSD-Guide: mSATA-SSDs

Die Karte sieht ziemlich nach der SSD aus einem Asus EEEPC aus und die hatten garantiert mSATA, zumal sich der Phison-Controller nicht ohne Brigde an PCIe betreiben lässt.

Bitte ändern ;-)(nicht signierter Beitrag von 2003:85:EF49:1200:D88A:8770:52A6:E74F (Diskussion) 00:24, 15. Okt. 2017 (CEST))

Technik (Lane-Geschwindigkeit)

In der Tabelle ist für Ver. 6.0 eine Lane-Geschwindigkeit von 7529MB/s angegeben im Text steht "In der Entwicklungsphase war PCIe 6.0 mit 7529 MB/s pro Lane und Richtung.". Beziegt sich "war" auf der Standard war in Entwicklung oder es war geplant diese Geschwindigkeit aber es kam anders. Im ersten Fall könnte der Satz weg und in den Satz davor eingebaut werden und im zweiten müssten die Werte in der Tabelle geändert werden und der Satz vielleicht mit "geplant" ergänzt werden. --217.239.28.232 07:26, 16. Aug. 2022 (CEST)