AMD Bulldozer

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Die Bulldozer-Mikroarchitektur ist eine von AMD entwickelte Mikroarchitektur für x86-Prozessoren, auf deren Basis erste Modelle unter dem Markennamen AMD FX im Oktober 2011 vorgestellt wurden. „Bulldozer“ ist eine von AMD neu entwickelte Mikroarchitektur, deren wichtigstes Merkmal das sogenannte „Core Multithreading“ (CMT) ist, einige Elemente wurden aber auch aus der AMD-K10-Architektur übernommen.[1]

Inhaltsverzeichnis

[Bearbeiten] Allgemein

Die AMD Bulldozer Prozessoren werden bei GlobalFoundries im 32-Nanometer-SOI-HKMG-Verfahren gefertigt. Bulldozer-basierte Mikroprozessoren werden von AMD in den neuesten Desktop- und Server-Generationen eingesetzt (AMD FX und AMD Opteron).

Im Serversegmet werden sowohl CPUs mit zwei Dies unter einem Integrated Heatspreader (IHS) mit dem Codenamen Interlagos (bis zu 16 Threads) auf dem Sockel G34 vertrieben, als auch CPUs mit einem Die unter dem IHS mit dem Codenamen Valencia (4 bis 8 Threads) auf dem Sockel C32. Diese sind, anders als bei den Consumer Versionen, als LGA-CPUs konzipiert.

Die Bulldozer-Architektur ist eine erstmals komplett neu entwickelte Architektur seit 2003. Diese basiert, anders als noch in der K10-Generation, auf Modulen. Ein Modul verfügt über zwei 128-Bit-FPUs, die bei Bedarf in eine 256-Bit-FPU kombiniert werden können. Die FPU stehen pro Modul noch zwei Integereinheiten mit je zwei Integer-ALUs und zwei Integer-AGUs zur Seite. Pro Modul gibt es nur einen Shared L2 Cache für alle Einheiten innerhalb des Modules und die Betriebssysteme erkennen ein Modul als zwei logische Kerne. Der Vollausbau eines Dies liegt bei vier Modulen und somit acht Threads, die gleichzeitig abgearbeitet werden können. Ein Modul kann mit einem Intel-Kern mit Hyper-Threading verglichen werden, wobei diese auf einem anderen Konzept beruhen (SMT).[2][3]

[Bearbeiten] Architektur

[Bearbeiten] Modul

Blockdiagramm eines Bulldozer-Moduls
  • AMD hat mit der Bulldozer Generation die Clustered-Integer-Core-Architektur neu eingeführt. Diese wurde erstmals von DEC entwickelt und 1996 mit der RISC-CPU Alpha 21264 eingeführt.
  • Ein Modul ist sozusagen ein Mittelweg zwischen echtem Dualcore, wo jedem Thread alle Funktionseinheiten zur Verfügung stehen und einem Singlecore mit SMT. Dies spart Diefläche im Vergleich zum gewöhnlichen Dualcore.
    • Ein Modul ist in verschiedene einfach und doppelt vorhandene Einheiten aufgeteilt, die sich zudem manche Ressourcen teilen. Ein Modul verfügt über zwei Integer- (Ganzzahl) und eine 256-Bit-Floatingpoint-(Gleitkommazahl)-Einheit, die bei Bedarf in zwei 128-Bit-FPUs aufgeteilt werden kann. Die Fetch-und-Decode-Einheit sind ebenfalls nur einfach vorhanden und teilen die Last auf die jeweiligen Einheiten auf. Ein komplettes Modul verfügt über einen 2-MB-Shared-L2-Chache.
  • Ein Modul verfügt über die folgenden unabhängigen Einheiten:
    • 2-MB-L2-Cache pro Modul.
    • 16-kB-4-Wege-L1-Datacache pro Integer-Einheit und 64-kB-2-Wege-L1-Instructionscache pro Modul.
    • Zwei unabhängige Integer-Einheiten:
      • Mit jeweils zwei ALUs und zwei AGUs die maximal vier Arithmetik- und Speicheroperationen unabhängig pro "Core" und Takt.[4]
    • Zwei symmetrische 128-Bit-FMAC-Gleitkommapipelines pro Modul, die bei Bedarf in eine 256-Bit-Einheit umfunktioniert werden können, und dadurch FMA-Befehl verwenden können, der anders als der normale Multiply-Add-Befehl erst nach Ende der kompletten Berechnung das Ergebnis rundet.
  • Alle Module einer CPU teilen sich den L3-Cache sowie das Dual-Channel Interface.
  • Ein Modul hat auf einer Fläche von 30,9 mm² ca. 213 Millionen Transistoren, inkl. 2 MB an L2-Cache (beim Orochi/Zambezi Die).

[Bearbeiten] Befehlssatzerweiterungen

AMD unterstützt mit der Bulldozer-Architektur diverse Instruktionen wie Intels AVX (Advanced Vector Extensions), SSE4.1, SSE4.2, AES, CLMUL, als auch zukünftige von AMD entwickelte Instruktionen (XOP, FMA4). Das von AMD entwickelte 3DNow! fällt mit dieser Generation erstmals weg.[5]

[Bearbeiten] Piledriver

Piledriver ist eine leicht optimierte Revision der Bulldozer-Architektur und wird im Jahr 2012 vorgestellt. Die optimierte Revision soll in allen Anwendungssparten Einzug halten, im Server-Bereich weiterhin als Opteron, bei der Fusion-Familie unter anderem als A-Serie unter dem Codenamen „Trinity“ und im PC-Bereich als Ersatz für die erste Generation der FX-CPUs.

Die Unterschiede von Piledriver liegen im Detail. AMD hat diverse Optimierung bei der Sprungvorhersage und im Zuge dessen bei der Auslastung der Pipelines mit einfließen lassen. Weitere Neuerungen sind:[6]

  • Unterstützung von FMA3, welches von Intel mit der Haswell Architektur eingeführt wird
  • Überarbeiteter und schnellerer L2 Cache
  • Neue Clock-Mesh
  • Doppelt so großer TLB des L1-Caches

[Bearbeiten] Einzelnachweise

  1. ht4u.net: Die Bulldozer-Architektur, Artikel zum offiziellen Start der Prozessoren
  2. http://www.computerbase.de/artikel/prozessoren/2011/test-amd-bulldozer/6/#abschnitt_architektur
  3. http://www.amd.com/de/products/desktop/processors/amdfx/Pages/amdfx-key-architectural-features.aspx
  4. http://www.computerbase.de/artikel/prozessoren/2011/test-amd-bulldozer/8/#abschnitt_back_end
  5. http://www.computerbase.de/artikel/prozessoren/2011/test-amd-bulldozer/9/#abschnitt_avx_aes__co
  6. http://www.tomshardware.de/a10-4600m-trinity-APU-piledriver-Test,testberichte-241025-2.html

[Bearbeiten] Weblinks

Meine Werkzeuge
Namensräume

Varianten
Aktionen
Navigation
Mitmachen
Drucken/exportieren
Werkzeuge
In anderen Sprachen