Metall-Oxid-Halbleiter-Feldeffekttransistor

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

Der Metall-Oxid-Halbleiter-Feldeffekttransistor (englisch metal-oxide-semiconductor field-effect transistor, MOSFET auch MOS-FET, selten MOST) gehört zu den Feldeffekttransistoren mit isoliertem Gate, auch als IGFET bezeichnet. Er ist den Metall-Isolator-Halbleiter-Feldeffekttransistoren (MISFET) zuzurechnen. Obwohl heute dotiertes Polysilizium als Gate-Material vorherrscht, wurde die Bezeichnung MOSFET beibehalten. Historisch begründet steht damit MOSFET als Synonym für IGFET (siehe auch Abschnitt Name).

Wie bei allen IGFE-Transistoren erfolgt die Ansteuerung eines MOSFETs über eine Steuerspannung (Gate-Source-Spannung) bzw. Steuerpotential (Gate-Potential), mit ihr kann der Stromfluss von Drain nach Source beeinflusst werden.

Wegen der großen Packungsdichte und der geringen Herstellungskosten handelt es sich um den meist verwendeten Transistor für analoge und digitale integrierte Schaltungen. Im Jahr 2008 wurden bis zu 1,9 Milliarden Transistoren in einem Prozessor verbaut.

Schaltzeichen für die Grundtypen des MOSFETs

Geschichte[Bearbeiten]

Das Funktionsprinzip von MOSFETs ist etwa 20 Jahre länger als das des Bipolartransistors bekannt. Die ersten Patentanmeldungen stammen aus den Jahren 1926 von Julius Edgar Lilienfeld[1] und 1934 von Oskar Heil. Die ersten MOSFETs wurden allerdings erst 1960 gefertigt, als mit dem Silizium/Siliziumdioxid ein Materialsystem zur Verfügung stand, mit dem sich eine reproduzierbar gute Halbleiter-Isolator-Grenzfläche herstellen ließ. Damit verbunden war die Abkehr vom Germanium als Basismaterial und steigende Anforderungen an die Fertigungsbedingungen (Reinräume, strenges Temperaturregime).

Ab Anfang bzw. Mitte 1970 kam dotiertes Polysilizium als Gate-Material zum Einsatz und verdrängte damit aufgedampftes Aluminium.[2] Seit der Jahrtausendwende wurde verstärkt an der neuartigen High-k+Metal-Gate-Technik geforscht und 2007 erstmals in der Massenproduktion eingesetzt.

Name[Bearbeiten]

Der Name Metall-Oxid-Halbleiter-Feldeffekttransistor geht auf die ursprüngliche Schichtfolge des Gate-Schichtstapels zurück. Bis Anfang der 1980er-Jahre dominierte die Verwendung von Aluminium (ein Metall) als Gate-Material, das durch eine nichtleitende Siliziumdioxidschicht (Isolator) vom leitfähigen Kanal im Siliziumsubstrat (Halbleiter) getrennt war. In den 1980er-Jahren verbreiteten sich zunehmend Prozesse, die dotiertes Polysilizium als Gate-Material nutzten. Dies ist bis heute die häufigste Bauform von handelsüblichen CMOS-Schaltkreisen. Da kein Metall verwendet wird, ist die Bezeichnung MOSFET nicht mehr korrekt, wird aber weiterhin als Synonym genutzt.

Mit zunehmender Miniaturisierung zeigen MOS-Transistoren mit Polysilizium-Gate elektrische Nachteile, denn bei bestimmten Beschaltungen bildet sich ein Verarmungsbereich im Gate aus (Polysiliziumverarmung). Daher wurde seit Anfang der 2000er-Jahre nach alternativen Gate-Materialien (z. B. Übergangsmetalle) geforscht. Parallel dazu wurde auch nach alternativen Isolatormaterialien mit hoher Dielektrizitätskonstante (sogenannte High-k-Materialien) geforscht, um die steigenden Leckströme zu reduzieren. 2007 führte Intel als erster Hersteller die Kombination beider Änderungen (vgl. High-k+Metal-Gate-Technik) ein; einige weitere Hersteller von Hochleistungsprozessoren folgten. In diesen Fällen ist die Bezeichnung MOSFET daher wieder korrekt, dennoch ist es oft günstiger, die neutrale Bezeichnung MISFET (Metall-Nichtleiter-Halbleiter-FET) oder ganz allgemein IGFET (FET mit isoliertem Gate) zu verwenden.

Aufbau und Funktionsweise[Bearbeiten]

n-Kanal-MOSFET als spannungsgesteuerter Widerstand zum Ein- und Ausschalten einer Glühlampe

Ein MOSFET ist ein aktives Bauelement mit mindestens drei Anschlüssen (Elektroden): G (gate, dt. Steuerelektrode), D (drain, dt. Abfluss), S (source, dt. Quelle). Bei einigen Bauformen wird ein zusätzlicher Anschluss B (bulk, Substrat) nach außen geführt. Meistens ist das Bulk jedoch intern mit Source verbunden.

Wie andere Feldeffekttransistoren wirkt der MOSFET wie ein spannungsgesteuerter Widerstand, das heißt, über die Gate-Source-Spannung UGS kann der Widerstand zwischen Drain und Source RDS und somit der Strom IDS (vereinfacht ID) durch RDS um mehrere Größenordnungen geändert werden. Der Schlüssel zum Verständnis dieser Widerstandsänderung in einer MOS-Struktur liegt in der Entstehung (Anreicherungstypen) bzw. Abschnürung (Verarmungstypen) eines leitenden Kanals unter dem Gate (Details siehe unten).

Grundtypen[Bearbeiten]

Ähnlich wie der Bipolartransistor kann auch der MOSFET in die zwei grundlegenden Varianten p-Typ (auch p-leitend, p-Kanal oder PMOS) und n-Typ (auch n-leitend, n-Kanal oder NMOS) eingeteilt werden. Werden, beispielsweise in integrierten Digitalschaltungen, beide Typen gemeinsam verwendet, spricht man von CMOS (engl.: complementary MOS). Zusätzlich gibt es von beiden Varianten jeweils zwei Formen, die sich im inneren Aufbau und in den elektrischen Eigenschaften unterscheiden:

  1. Verarmungstyp (engl.: depletion) – auch selbstleitend, normal-an, normal leitend
  2. Anreicherungstyp (engl.: enhancement) – auch selbstsperrend, normal-aus, normal sperrend

In der Praxis werden mit großer Mehrheit Anreicherungstypen eingesetzt.

Grundsätzlicher Aufbau und physikalische Funktion[Bearbeiten]

Als Beispiel sei der selbstsperrende n-Kanal-MOSFET (Anreicherungstyp) gegeben.

Als Grundmaterial dient ein schwach p-dotierter Siliziumeinkristall (Substrat). In dieses Substrat sind zwei stark n-dotierte Gebiete eingelassen, die den Source- bzw. Drain-Anschluss erzeugen. Zwischen den beiden Gebieten befindet sich weiterhin das Substrat, wodurch eine npn-Struktur entsteht, die vorerst keinen Stromfluss zulässt (vgl. npn-Transistor: Ohne Basisstrom ist der Transistor gesperrt). Genau über diesem verbleibenden Zwischenraum wird nun eine sehr dünne, widerstandsfähige Isolierschicht (Dielektrikum, meist Siliziumdioxid) aufgebracht. Das Dielektrikum trennt die darüberliegende Gate-Elektrode vom Silizium (genauer vom Kanalgebiet). Als Gate-Material wurde bis Mitte der 1980er Aluminium verwendet, das von n+- bzw. p+-dotiertem (entartetem) Polysilizium (Abkürzung für polykristallines Silizium) abgelöst wurde.

Durch diesen Aufbau bilden Gate-Anschluss, Dielektrikum und Bulk-Anschluss einen Kondensator, der beim Anlegen einer Spannung zwischen Gate und Bulk aufgeladen wird. Durch das elektrische Feld wandern im Substrat Minoritätsträger (bei p-Silizium Elektronen) an die Grenzschicht und rekombinieren mit den Majoritätsträgern (bei p-Silizium Defektelektronen). Das wirkt sich wie eine Verdrängung der Majoritätsträger aus und wird „Verarmung“ genannt. Ab einer bestimmten Spannung Uth (engl. threshold voltage, Schwellspannung) ist die Verdrängung der Majoritätsladungsträger so groß, dass sie nicht mehr für die Rekombination zur Verfügung stehen. Es kommt zu einer Ansammlung von Minoritätsträgern, wodurch das eigentlich p-dotierte Substrat nahe an der Isolierschicht n-leitend wird. Dieser Zustand wird starke „Inversion“ genannt. Der entstandene dünne n-leitende Kanal verbindet nun die beiden n-Gebiete Source und Drain, wodurch Ladungsträger (beinahe) ungehindert von Source nach Drain fließen können.

Operationsbereiche eines n-Kanal-MOSFET

Prinzipiell sind Source- und Drain-Anschluss zunächst gleichwertig. Meist ist der Aufbau aber nicht symmetrisch, um ein besseres Verhalten zu erzielen. Außerdem wird bei den meisten Bauformen Bulk intern elektrisch mit Source verbunden, da ein Potentialunterschied zwischen Source und Bulk die Eigenschaften des Transistors (vor allem die Schwellenspannung) negativ beeinflusst (body effect). Auf die grundlegende Funktion hat diese Verbindung keinen Einfluss. Allerdings entsteht zusätzlich eine Diode zwischen Bulk- und Drain-Anschluss, die parallel zum eigentlichen Transistor liegt. Bulk mit dem p-dotierten Substrat und Drain mit dem n-Gebiet bilden den p-n-Übergang. Diese Inversdiode ist als Pfeil im Schaltsymbol des MOSFETs dargestellt. Er zeigt beim n-Kanal-MOSFET vom Bulk-Anschluss zum Kanal.

Zuordnung der Source- und Drain-Gebiete bei PMOS und NMOS[Bearbeiten]

CMOS-Inverter

Source bezeichnet den Anschluss, von dem die für den Ladungstransport verantwortlichen Ladungsträger (Majoritätsladungsträger) im leitenden Fall in Richtung des Drain-Anschlusses driften.

Beim p-Kanal-MOSFET (PMOS, PMOSFET) bilden Defektelektronen (Löcher) die Majoritätsladungsträger, sie fließen in Richtung der technischen Stromrichtung.[3] Bei der Beschaltung von p-Kanal-MOSFET ist das Source-Potential \varphi_\mathrm{S} (+, näher an U_\mathrm{DD} gelegen) größer als das Drain-Potential \varphi_\mathrm{D} (−; näher an U_\mathrm{SS} gelegen).

Beim n-Kanal-MOSFET (NMOS, NMOSFET) bilden hingegen Elektronen die Majoritätsladungsträger.[3] Sie fließen entgegen der technischen Stromrichtung. Bezüglich des elektrischen Potentials ist daher die Lage von Source und Drain entgegengesetzt zum p-Kanal-MOSFET. Das heißt, das Source-Potential \varphi_\mathrm{S} (−; näher an U_\mathrm{SS} gelegen) ist geringer als das Drain-Potential \varphi_\mathrm{D} (+; näher an U_\mathrm{DD} gelegen).

Varianten[Bearbeiten]

Mit den steigenden Anforderungen an die elektrischen Eigenschaften von MOSFETs und der Notwendigkeit mit der Miniaturisierung der Transistoren verbundenen Effekte (z. B. Kurzkanaleffekte) umzugehen, wurde in den vergangen Jahrzehnten Varianten des planaren MOSFET entwickelt. Sie unterscheiden sich häufig in der Gestaltung des Dotierungsprofils oder der Materialwahl. Beispiele sind LDD-MOSFETs (von engl. lightly doped drain), Transistoren mit Halo-Implantaten oder gestrecktem Silizium sowie HKMG-Transistoren. Da in der Regel verschiedene Verbesserungen gleichzeitig genutzt werden, lässt sich hier jedoch keine Klassifikation anwenden.

Darüber hinaus ist zwischen lateralen (also parallel zu der Oberfläche ausgerichteten) und vertikalen Bauformen zu unterscheiden. Während laterale Transistoren vorwiegend in der Nachrichtentechnik zum Einsatz kommen (lateral double-diffused MOSFET, LDMOS[4]), findet sich die vertikale Bauform überwiegend in der Leistungselektronik wieder. Der Vorteil der vertikalen Struktur liegt in der höheren möglichen Sperrspannung der Bauelemente.

Schaltzeichen[Bearbeiten]

Als Schaltzeichen werden im deutschsprachigen Raum meist Schaltzeichen mit den vier Anschlüssen für Gate, Source, Drain und Body/Bulk (mittiger Anschluss mit Pfeil) genutzt. Dabei kennzeichnet die Richtung des Pfeils am Body/Bulk-Anschluss die Kanal-Art, das heißt die Majoritätsladungsträgerart. Hierbei kennzeichnet ein Pfeil zum Kanal einen n-Kanal- und ein Pfeil weg vom Kanal einen p-Kanal-Transistor. Ob der Transistor selbstsperrend oder selbstleitend ist, wird wiederum über eine gestrichelte („Kanal muss erst invertiert werden“ → Anreicherungstyp, selbstsperrend) bzw. eine durchgängige („Strom kann fließen“ → Verarmungstyp, selbstleitend) Kanallinie dargestellt. Darüber hinaus sind aber vor allem im internationalen Umfeld auch weitere Zeichen üblich, bei denen der üblicherweise mit Source verbundene Body/Bulk-Anschluss nicht dargestellt wird.[5] Die Kennzeichnung des Transistortyps erfolgt hierbei wiederum über Pfeile und unterschiedliche symbolische Darstellungen des Kanals sowie über einen Kreis am Gate, vgl. Tabelle. Zur Kennzeichnung der Source-Elektrode wird in manchen Symbolen der Kontakt zum Gate nicht mittig über dem Kanal sondern direkt gegenüber dem Source-Anschluss dargestellt.

Vergleich einiger Darstellungsvarianten von Schaltzeichen für diskrete MOSFETs (Auswahl)
Leitungs-/Kanaltyp Anreicherungstyp
(selbstsperrend)
Verarmungstyp
(selbstleitend)
p-Kanal IGFET P-Ch Enh Labelled.svg IGFET P-Ch Enh Labelled simplified.svg Mosfet P-Ch Sedra.svg IGFET P-Ch Dep Labelled.svg IGFET P-Ch Dep Labelled simplified.svg
n-Kanal IGFET N-Ch Enh Labelled.svg IGFET N-Ch Enh Labelled simplified.svg Mosfet N-Ch Sedra.svg IGFET N-Ch Dep Labelled.svg IGFET N-Ch Dep Labelled simplified.svg

Kennlinienfeld[Bearbeiten]

Aktive Spannungen und Versorgungsspannungen
Symbol Berechnung Beschreibung
U_\mathrm{DS} \varphi_\mathrm{D} - \varphi_\mathrm{S} Ausgangsspannung zwischen Drain und Source.
U_\mathrm{GS} \varphi_\mathrm{Gate} - \varphi_\mathrm{S} Eingangsspannung zwischen Gate und Source.
U_\mathrm{SB} \varphi_\mathrm{S} - \varphi_\mathrm{Bulk} Spannung zwischen Source und Back-Gate (auch Bulk-Anschluss genannt).
U_\mathrm{DD} positive Versorgungsspannung (aus NMOS-Technik, wird auch in CMOS verwendet)
U_\mathrm{SS} negative Versorgungsspannung (aus NMOS-Technik, wird auch in CMOS verwendet)

Schwellenspannung[Bearbeiten]

Die Schwellenspannung U_\mathrm{th} (engl.: threshold voltage) stellt ein zentrales Element bei der Modellbetrachtung von MOSFETs dar und hängt stark von der Prozesstechnik ab. Dabei entscheiden die Dotierungen von Source, Drain und des Kanalgebietes über die Größe der Schwellenspannung.

  • U_\mathrm{th} < 0\,\mathrm{V} für NMOS-Verarmungstyp und PMOS-Anreicherungstyp
  • U_\mathrm{th} > 0\,\mathrm{V} für NMOS-Anreicherungstyp und PMOS-Verarmungstyp, typ. zwischen 1 V und 3 V.

Zudem ist die Schwellenspannung abhängig von der Temperatur. Für die Beschreibung reicht die Abhängigkeit 1. Ordnung (lineare Abhängigkeit):

U_\mathrm{th} \left( T \right) = U_\mathrm{th0} + \alpha \cdot \left( T - T_0 \right)

wobei \alpha der Temperaturkoeffizient und T_0 die Stütztemperatur (beispielsweise die typische Betriebstemperatur) ist.

Ausgangskennlinienfeld[Bearbeiten]

Beispiel für das Ausgangskennlinienfeld eines NMOS’ vom Anreicherungstyp (U_\mathrm{GS} > U_\mathrm{th})

Die Darstellung der Zusammenhänge zwischen dem Drain-Strom I_\mathrm{D} (auch I_\mathrm{DS}, Drain-Source-Strom) und der Drain-Source-Spannung U_\mathrm{DS} in Abhängigkeit von der Gate-Source-Spannung U_\mathrm{GS} wird als Ausgangskennlinienfeld eines MOSFETs bezeichnet. Es ist für alle MOSFETs (NMOS-Anreicherungstyp, NMOS-Verarmungstyp, PMOS-Anreicherungstyp und PMOS-Verarmungstyp) prinzipiell gleich. Unterschiede ergeben sich nur in den Potentialbezugspunkten von Drain und Source, sowie im Vorzeichen des Verstärkungsfaktors. Die Kennlinien werden durch weitere Effekte (Temperatur, Substratvorspannung, Kurzkanaleffekte etc.) beeinflusst.

Die einzelne ID-UDS-Kennlinie eines MOSFETs unterteilt sich in drei Bereiche: den Sperrbereich, den aktiven Bereich und den Sättigungsbereich.

Sperrbereich[Bearbeiten]

Im Sperrbereich (auch Abschaltbereich oder Subthreshold-Bereich genannt, engl. cutoff region) liegt die Gate-Source-Spannung U_\mathrm{GS} unterhalb der Schwellenspannung U_\mathrm{th}.

Für U_\mathrm{GS} < U_\mathrm{th} \quad{} gilt:

I_\mathrm{DS} = I_0 \cdot \exp \left( \frac{U_\mathrm{GS} - U_\mathrm{th}}{U_\mathrm{T} \cdot n} \right) = I_0 \cdot 10^{\left( \frac{U_\mathrm{GS} - U_\mathrm{th}}{S} \right)}

wobei n der Emissionsfaktor im Unterschwellenbereich (engl. sub-threshold slope factor) ist.[6]

In einfachen Modellen (z. B. im „SPICE level 1“-Modell) wird I_\mathrm{DS0}\left(U_\mathrm{GS} < U_\mathrm{th} \right)= 0 angenommen.

Der Leckstrom (engl.: leakage current) eines Anreicherungs-MOSFET (engl.: enhancement MOSFET) berechnet sich aus der Gleichung für den Sperrbereich

I_\mathrm{leakage} = I_\mathrm{DS0} \left( U_\mathrm{GS} = 0\,\mathrm{V} \right) (nur für NMOS-Anreicherungs- und PMOS-Anreicherungs-Typ)

Linearer Bereich[Bearbeiten]

Im linearen Bereich (auch Triodenbereich, ohmscher Bereich oder aktiver Bereich genannt, engl.: (triode region oder ohmic region)) liegt die Gate-Source-Spannung U_\mathrm{GS} über der Schwellenspannung U_\mathrm{th} (Im Fall des Anreicherungs-MOSFET), sodass ein durchgehender Kanal zwischen Drain und Source entsteht. Der Bereich wird durch die Kennlinie der Grenzspannung U_\mathrm{DS,sat} = U_\mathrm{GS} - U_\mathrm{th} begrenzt.

Die Bezeichnung stammt von dem Umstand, dass die Kennlinien bei U_\mathrm{DS} \approx 0 nahezu linear durch den Ursprung verlaufen, was dem Verhalten eines ohmschen Widerstands entspricht.

Für U_\mathrm{GS} \ge U_\mathrm{th} und \left( U_\mathrm{GS} - U_\mathrm{th} \right) > U_\mathrm{DS} gilt:

I_\mathrm{DS} = K_\mathrm{n/p} \cdot \left( \left( U_\mathrm{GS} - U_\mathrm{th} \right) \cdot
  U_\mathrm{DS} - \frac {{U_\mathrm{DS}}^2}{2}\right)

Sättigungsbereich[Bearbeiten]

Im Sättigungsbereich (engl. saturation region, active mode, Abschnürbereich genannt) verläuft die ID-UDS-Kennlinie parallel zur U_{DS}-Achse. Das heißt, wird die Spannung zwischen Drain und Source erhöht, hat dies kaum einen steigernden Effekt auf den Strom der zwischen diesen Kontakten fließt. Die Grenze, ab der sich dieses Verhalten zeigt, wird als U_{DS,sat}=U_\mathrm{GS} - U_\mathrm{th} definiert. Wie im Ausgangskennlinienfeld zu sehen, kann allerdings die Eingangsspannung U_{GS} genutzt werden, um den Strom I_{DS} direkt zu beeinflussen. In diesem Fall verhält sich der Transistor wie eine durch die Eingangsspannung U_{GS} gesteuerte Stromquelle.[7] Weitere Effekte entstehen durch die Kanallängenmodulation.

Falls die Eingangsspannung am Transistor oberhalb der Threshold-Spannung liegt:

U_\mathrm{GS} \ge U_\mathrm{th},

und die Ausgangsspannung oberhalb der Sättigungsspannung (bzw. Abschnürspannung) liegt:

\left( U_\mathrm{GS} - U_\mathrm{th} \right) = U_{D,sat} \le U_\mathrm{DS}

dann gilt für den Strom I_{DS} im Ausgangskreis:

I_\mathrm{DS} = \frac {K_\mathrm{n/p}}{2} \cdot \left( U_\mathrm{GS} - U_\mathrm{th} \right)^2

Beim Vergleich mit einem Bipolartransistor muss bei der Verwendung des Begriffs Sättigungsbereich darauf geachtet werden, dass der Begriff Sättigung beim Bipolartransistor eine andere Bedeutung hat.

Kennlinieneffekte[Bearbeiten]

Verwendete Formelzeichen
Zeichen und Formel Beschreibung
C'_\mathrm{Oxid} = \frac{\epsilon_0 \cdot \epsilon_\mathrm{Oxid}}{d_\mathrm{Oxid}} Flächenbezogene Kapazität des Oxids
C_\mathrm{Oxid} = C'_\mathrm{Oxid} \cdot W \cdot L Kapazität des Oxids
C_\mathrm{D}\, Verarmungskapazität. (engl.: depletion capacitance), diese setzt sich aus den Überlappkapazitäten an Drain und Source zusammen
\epsilon_{0} \approx 8{,}85 \cdot 10^{-12}\,\mathrm{\frac{F}{m}} Absolute Dielektrizitätszahl im Vakuum
\epsilon_\mathrm{Oxid} \approx 3{,}9 relative Dielektrizitätszahl von Siliziumdioxid (häufig verwendet)
d_\mathrm{Oxid}\, Oxiddicke
W\, Gate-Breite
L\, Gate-Länge
I_0 = I_\mathrm{DS} \left( U_\mathrm{GS} = U_\mathrm{th} \right) Schwellenspannungsstrom (engl.: threshold current)
k\, Boltzmannkonstante
K_\mathrm{n} = \mu_\mathrm{n} \cdot C'_\mathrm{Oxid} \cdot \frac{W_\mathrm{n}}{L_\mathrm{n}} Verstärkungsfaktor (NMOS)
K_\mathrm{p} = \left( -1 \right) \cdot \mu_p \cdot C'_\mathrm{Oxid} \cdot \frac{W_\mathrm{p}}{L_\mathrm{p}} Verstärkungsfaktor (PMOS)
\mu_\mathrm{n} \approx 250 \cdot 10^{-4}\,\mathrm{\frac{ m^2 }{ V s }} Beweglichkeit der Elektronen (NMOS)
\mu_\mathrm{p} \approx 100 \cdot 10^{-4}\,\mathrm{\frac{ m^2 }{ V s }} Beweglichkeit der Löcher (PMOS)
U_\mathrm{T} = \frac{k \cdot T}{q} \approx 25 \cdot 10^{-3}\,\mathrm{V} Temperaturspannung bei T = 295 K
\begin{align}S &= U_\mathrm{T} \cdot \ln \left( 10 \right) \cdot n \\ &= \frac{k \cdot T}{q} \cdot \ln \left( 10 \right) \cdot \left( 1 + \frac{C_\mathrm{D}}{C_\mathrm{Oxid}} \right) \end{align} subthreshold swing (Kehrwert von subthreshold slope)

Substratvorspannung, Back-Gate-Steuerung, Body-Effekt[Bearbeiten]

Wenn eine Substratvorspannung (auch Back-Gate-Spannung) an den Transistor angelegt wird, so hängt die Schwellenspannung von der Source-Bulk-Spannung ab. Je größer die Spannung U_\mathrm{SB} wird, desto größer wird die Schwellenspannung.

U_\mathrm{th} \left( U_\mathrm{SB} \right) = U_\mathrm{th0} + \gamma \cdot \left( \sqrt{2 \cdot \varphi_\mathrm{S} + U_\mathrm{SB}} - \sqrt{2 \cdot \varphi_\mathrm{S}} \right)

mit:

  • Substrateffekt-Parameter: \gamma = \frac{\sqrt{ 2 \cdot \epsilon_\mathrm{Si} \cdot q \cdot N }}{C'_\mathrm{Oxid}}
  • Oberflächenpotential bei starker Inversion: \varphi_\mathrm{S} = U_\mathrm{T} \cdot \ln \left( \frac{N_\mathrm{Substrat}}{n_\mathrm{i}} \right)
  • Dotierungskonzentration im Substrat bzw. in der n- oder p-Wanne: N_\mathrm{Substrat}
  • Eigenleitkonzentration (Silizium): n_\mathrm{i} \approx 10^{10}\,\mathrm{\frac{1}{cm^3}} = 10^{16}\,\mathrm{\frac{1}{m^3}} bei T = 295 K
  • \epsilon_\mathrm{Si} = \epsilon_0 \cdot \epsilon_r mit \epsilon_r \approx 12

Kanallängenmodulation[Bearbeiten]

Unter dem Begriff Kanallängenmodulation wird ein Effekt verstanden, dessen Auswirkungen dem Early-Effekt der Bipolartransistoren ähnelt.

Die Kanallängenmodulation tritt im Sättigungsbereich auf und modelliert die Einschnürung des Kanales (der Kanal erreicht das Drain nicht mehr, die Region ohne Kanal wird auch Pinch-Off-Region genannt).

In der Ausgangskennlinie ist die Kanallängenmodulation durch den Anstieg des Drainstromes im Sättigungsbereich bei zunehmender Drain-Source-Spannung zu erkennen.

Spürbare Auswirkungen zeigt die Kanallängenmodulation bei Strukturgrößen von L < 1 µm. In Näherung lässt sich diesem Effekt durch folgende Näherungsgleichung Rechnung tragen, wobei λ das Ausmaß charakterisiert:

I_\mathrm{DS} = I_\mathrm{DS0} \cdot \left( 1 + \lambda \cdot \left( U_\mathrm{DS} - U_\mathrm{DS, sat} \right) \right)
U_\mathrm{DS, sat}: \left(U_\mathrm{GS} - U_\mathrm{th} \right) = U_\mathrm{DS}

„Threshold-Voltage-roll-off“-Effekt[Bearbeiten]

„threshold roll-off“-Parameter r

Bei kurzen Kanälen beeinflusst ein Effekt höherer Ordnung die Schwellenspannung, dieser wird „Threshold-Voltage-roll-off“-Effekt genannt. Dabei beeinflusst die Kanallänge die Schwellenspannung:

U_\mathrm{th} \left( L \right) = U_\mathrm{th0} + \frac{-q \cdot N_\mathrm{Kanal} \cdot r}{C'_\mathrm{Oxid} \cdot L} \cdot \left( \sqrt{1 + 2 \cdot \frac{w_\mathrm{D}}{r}} - 1 \right)
  • Weite der Raumladungszone am Drain: w_\mathrm{D} = \sqrt{ \frac{2 \cdot \epsilon_\mathrm{Si}}{q \cdot N_\mathrm{Substrat} } \cdot \left( 2 \cdot \varphi_\mathrm{S} + U_\mathrm{SB} \right) }
  • Oberflächenpotential bei starker Inversion: \varphi_\mathrm{S} = U_\mathrm{T} \cdot \ln \left( \frac{N_\mathrm{Substrat}}{n_\mathrm{i}} \right)
  • Dotierungskonzentration im Substrate bzw. in der n- oder p-Wanne: N_\mathrm{Substrat}
  • Dotierungskonzentration für intrinsisches Silizium: n_\mathrm{i} \approx 10^{10}\,\mathrm{\frac{1}{cm^3}} = 10^{16}\,\mathrm{\frac{1}{m^3}} bei T = 295 K
  • Permittivität \epsilon_{Si} = \epsilon_0 \cdot \epsilon_\mathrm{r} mit \epsilon_\mathrm{r} \approx 12

Schaltbetrieb[Bearbeiten]

Streukapazitäten von T1 und Gegentaktansteuerung

Beim Schalten eines MOSFETs wirken sich primär die Streukapazitäten innerhalb des Bauteils auf das zeitliche Verhalten aus. Wesentlichen Einfluss auf die Schaltzeiten besitzt die sogenannte Miller-Kapazität, welche zwischen der Gate-Elektrode zur Drain-Elektrode entsteht. Für die Modellbetrachtung des Schaltverhaltens dienen die Parameter CGS, CDS und CDG (siehe Bild), wohingegen in Datenblättern Ciss, Coss und Crss angegeben sind. Das liegt daran, dass letztere einfach messbare Größen darstellen. Nachfolgende Formeln ermöglichen die Umrechnung zwischen beiden Systemen:


\begin{matrix}
   C_\mathrm{iss} & = & C_\mathrm{GS}+C_\mathrm{GD}\\
   C_\mathrm{oss} & = & C_\mathrm{GD}+C_\mathrm{DS}\\
   C_\mathrm{rss} & = & C_\mathrm{GD}
\end{matrix}
 [8]

Der Einschaltvorgang teilt sich in drei Abschnitte auf (siehe auch Bild unten):

  1. t_1 < t < t_2: Gate-Source-Kapazität aufladen (Totzeit)
  2. t_2 < t < t_3: Miller-Kapazität entladen
  3. t_3 < t < t_4: Gate-Source-Kapazität aufladen und voll durchschalten

Während der ersten Phase steuert der MOSFET noch nicht durch, denn zunächst muss die Gate-Source-Kapazität bis zum Erreichen der Schwellspannung aufgeladen werden. Ab dem Punkt t2 beginnt die Drain-Source-Strecke durchzusteuern. Dabei muss der Treiber auch den Entladestrom für die Drain-Gate-Kapazität abführen. Dabei stellt sich ein Gleichgewicht ein, denn je höher UGS steigt, desto schneller fällt UDS und damit UDG, wodurch ein höherer Entladestrom fließt. Die Gate-Source-Spannung bildet zeitlich ein Plateau, weil die Drain-Gate-Spannung einem weiteren Anstieg entgegenarbeitet. Die Stärke dieses Effektes hängt folglich direkt mit der Höhe der Versorgungsspannung zusammen. Bei Brückenschaltungen verwendet man oft eine Bootstrap-Schaltung, um den notwendigen Mindestwert von UGS sicherzustellen.

I_\mathrm{G} \approx \frac{\mathrm{d}U}{\mathrm{d}t} \cdot C_\mathrm{DG} für t_2 < t < t_3

Die letzte Phase sorgt für das vollständige Durchschalten des Transistors, damit ein minimaler RDSon erreicht wird. Dadurch verringern sich die ohmschen Verluste, und ein hohes On/Off-Verhältnis, sprich ein hoher Wirkungsgrad, wird erzielt.

Spannungsverläufe am MOSFET im Schaltbetrieb qualitativ

Der Ausschaltvorgang verläuft umgekehrt, jedoch sind die Zeiten nicht identisch. Die Ausschaltzeit ist dabei immer etwas länger als die Einschaltzeit, was häufig in Leistungs-Gegentakt-Endstufen durch entsprechende Totzeiten in der Ansteuerung berücksichtigt werden muss.

Das gezeigte Modell stellt eine starke Vereinfachung dar und dient dem grundlegenden Verständnis für das Schaltverhalten eines MOSFETs, was für viele Anwendungen auch hinreichend ist. Für detaillierte Betrachtungen muss die Spannungsabhängigkeit der Kapazitäten herangezogen werden[9] sowie die Auswirkung weiterer „parasitärer Bauelemente“. Statt der Gate-Source-Kapazität wird die Gate-Ladung QG betrachtet.

Inversdiode [Bearbeiten]

Eine Spannung zwischen Source und dem Substrat bewirkt eine Verschiebung der Schwellenspannung. Je höher diese Spannung ist, desto höher wird die Spannung, die zwischen Gate und Source erforderlich ist, damit der Kanal leitend wird. Dieser als Body-Effekt bekannte Einfluss ist in den meisten Anwendungen unerwünscht. Daher ist üblicherweise das Substrat direkt im Transistor elektrisch mit Source verbunden. Auf diese Weise liegen Substrat und Source zwangsweise auf dem gleichen elektrischen Potential. Als Nebenwirkung dieser Verbindung liegt ein p-n-Übergang zwischen Source und Drain, das notwendigerweise gegensätzlich zum Substrat dotiert ist. Dieser Übergang wird leitend, wenn Drain und Source hinsichtlich ihres Potentials die Rollen tauschen. Das ist bei n-Kanal-MOSFETs der Fall, wenn von außen an Source eine höhere Spannung angelegt wird als an Drain. Da dies die umgekehrte Richtung wie im normalen Betrieb ist, wird der p-n-Übergang auch Inversdiode genannt. Eine andere Bezeichnungen für den Übergang ist Body-Diode.

Ein MOSFET kann nur in Sperrrichtung der Inversdiode als regelbarer Widerstand eingesetzt werden. Als Schaltelement kann ein MOSFET ebenfalls nur in einer Richtung einen Stromfluss unterbinden. Viele Schaltungen sind daher so ausgelegt, dass die Inversdiode nie in Durchlassrichtung betrieben wird. Beispiele dafür sind die Endstufen von Audioverstärkern, oder die Transistoren, die in Computern digitale Signale schalten.

Bei manchen Schaltanwendungen ist eine Leitung von Strom entgegen der „normalen“ Richtung sogar erwünscht. So sind Brückenschaltungen, so konzipiert, dass die Inversdiode leitend wird. Bei Anwendungen mit hoher Schaltfrequenz ist allerdings die vergleichsweise lange Sperr-Erholzeit der Inversdiode eine Begrenzung. Außerdem führt ihre recht hohe Flussspannung zu erhöhter Verlustleistung. In diesen Fällen werden extern eine schnelle Schottkydioden mit niedrigerer Flussspannung parallel zur Inversdiode an Source und Drain hinzugefügt.

Bei FREDFETs zeigt die Inversdiode ein besseres Schaltverhalten und ermöglicht somit einen kompakteren Aufbau.

Leckströme[Bearbeiten]

Bei den Leckströmen handelt es sich um unerwünschte Stromflüsse innerhalb der Transistoren. Diese treten sowohl im gesperrten als auch im leitenden Zustand des Transistors auf. Momentan (Stand 2008) sind hier vor allem der Subthreshold-Leakage (frei übersetzt: Unterschwellspannungsleckstrom), Junction-Leakage als auch der Gate-Oxid-Leckstrom dominierend.

In konventionellen CMOS-Techniken mit Siliziumdioxid als Dielektrikum stellen die Leckströme eines der Hauptprobleme beim Chipentwurf dar, wenn Transistoren mit Gatelängen von weniger als 100 nm verwendet werden (praktisch alle 2010 aktuellen Prozessoren).[10] So dass Mitte der 2000er Jahre bei Prozessoren im High-End-Bereich die Leckströme bis zur Hälfte des Gesamtenergieverbrauchs verursachten.[11][12] Einen Ausweg die Leckströme zu reduzieren ist die sogenannte High-k+Metal-Gate-Technik, bei der dielektrische Materialien mit hoher Permittivität (High-k-Dielektrikum) statt Siliziumdioxid genutzt werden, beispielsweise dotiertes Hafniumoxid.

Verwandte Transistorvarianten [Bearbeiten]

Erscheinungsformen neuartiger Gate-Varianten

Neben den konventionellen MOSFET-Varianten in Planartechnik existieren noch diverse Spezialvarianten mit verändertem Aufbau. Ziel ist ein besseres Schaltungsverhalten, was jedoch mit zum Teil deutlich erhöhtem Herstellungsaufwand verbunden ist. Beispiele sind der VMOS-, UMOS, TrenchMOS- oder Multigate-Feldeffekttransistoren (MuFET), wie der FinFET.

VMOS-FET[Bearbeiten]

Technologieschnitt durch einen VMOS-Transistor

Der VMOS-Feldeffekttransistor (von engl. v-groved MOS field-effect transistor) ist ein nicht-planarer Feldeffekttransistor, bei dem mithilfe eines V-förmigen Gatebereichs die Kanallänge reduziert und die Kanalweite erhöht wird. Der V-förmige Graben für den Gatebereich wird häufig durch anisotropes Ätzen von Silizium hergestellt. Vorgestellt wurde das Konzept erstmal mitte der 1970er Jahre von T. J. Rodgers.[13]

Mittlerweile gibt es sowohl Varianten mit lateralem als auch mit vertikalem Stromfluss, wobei die vertikale Variante häufiger zu finden ist. Durch die bessere Nutzung der Chipfläche ermöglichen sie eine höhere Stromdichte und eignen sich daher vor allem für den Einsatz als (diskreter) Leistungstransistor. Zudem zeichnen sie sich durch eine hohe Eingangsimpedanz aus.

FinFET[Bearbeiten]

FinFETs sind eine Gruppe von nicht-planaren MOSFETs, bei denen sich der leitfähige Kanal an einem dünnen Silicium-Grat (engl. fin) befindet. Die Bezeichnung wurde erstmals in einer Veröffentlichung[14] von Forschern der University of California, Berkeley, verwendet und basiert auf dem Einzelgatetransistordesign DELTA. Da sich der Kanal prinzipiell an allen Seiten des Grats befinden kann, werden oft auch Multigate-Feldeffekttransistoren wie der Dual- (Tetrode) oder Tri-Gate-MOSFET als FinFET bezeichnet.[15][16]

FinFETs bieten die Vorteile eines vergrößerten Kanalbereichs und besserer elektrischer Eigenschaften (z. B. kurze Schaltzeiten oder kleinere Leckströme). Zudem benötigen sie bei gleicher Leistungsfähigkeit weniger Platz, was eine höhere Integrationsdichte erlaubt. Eingesetzt werden sie zum Beispiel in HF-Schaltungen (HF-Verstärker, multiplikativer Mischer). Aber auch für Standardlogikschaltungen, wie Hauptprozessoren oder Mikrocontroller, werden diese alternativen Transistorvarianten zunehmend interessant. Intel setzt seit 2012 in seiner 22-nm-Technologie erstmals FinFETs in der Massenproduktion für Prozessoren ein. Seit 2014 bietet auch TSMC einen 16-nm-FinFET-Prozess für die Halbleiterindustrie an.[17]

Vor- und Nachteile[Bearbeiten]

Ein prinzipieller Nachteil der MOSFET-Technik ist die geringe Oberflächenbeweglichkeit der Ladungsträger im Kanal. Elektronen besitzen dabei eine höhere Beweglichkeit als Defektelektronen, daher haben n-Kanal-MOSFET bessere Eigenschaften als p-Kanal-Typen. Durch die Verkleinerung der Bauelementstrukturen lässt sich dieser Nachteil jedoch ausgleichen und die Schaltgeschwindigkeit erhöht sich. Dadurch gelingt es einerseits, schnellere Einzeltransistoren herzustellen, andererseits lassen sich durch feine Wabenstrukturen auch schnelle MOSFET für große Ströme herstellen. Durch Skalierung in den Submikrometerbereich wird der MOSFET für integrierte digitale Anwendungen mit Taktfrequenzen oberhalb von 1 GHz verwendbar. MOSFETs sind wegen ihres einfachen Herstellungsprozesses (CMOS-Prozess) und der lateralen Struktur besonders für integrierte Schaltungen geeignet.

Da bei IGFETs im Gegensatz zu Bipolartransistoren die Steuerung nicht über einen Stromfluss (Basisstrom), sondern über eine Steuerspannung erfolgt, werden sie täuschenderweise als „stromlos“ bezeichnet. Im statischen Betrieb, d. h., bei konstanter Gate-Spannung, fließt über das Gate so gut wie kein Strom. Allerdings ist zur Umladung der Gate-Kapazität ein teilweise erheblicher Lade- und Entladestrom notwendig – in der Leistungselektronik bis über 10 A. Diese Ströme verursachen zusammen mit den Gate-Leckströmen, die bei heutigen Mikroprozessoren nicht mehr vernachlässigbar sind, die hohe Leistungsaufnahme moderner integrierter Schaltkreise.

In Leistungsanwendungen ist der Leistungs-MOSFET hinsichtlich kurzer Schaltzeiten und geringer Schaltverluste den Bipolartransistoren und IGBTs überlegen. Er erreicht jedoch nicht deren hohe Sperrspannungen. Gegenüber bipolarer Technik besitzt die Drain-Source-Strecke des MOSFET eine reine Widerstandscharakteristik, die den statischen Spannungsabfall und die statische Verlustleistung im Betrieb bestimmt. Erst dadurch werden die hohen Wirkungsgrade von leistungselektronischen Schaltungen besonders bei niedrigen Spannungen und Batteriebetrieb möglich (vgl. Synchrongleichrichter).

Im Gegensatz zu bipolaren Transistoren besitzt der Kanalwiderstand der Drain-Source-Strecke des MOSFET einen positiven Temperaturkoeffizienten. Das bedeutet, dass bei steigender Temperatur auch der Widerstand steigt. Dadurch kann man mehrere MOSFETs ohne zusätzliche symmetrierende Maßnahmen parallelschalten, um die Stromtragfähigkeit zu erhöhen und den Spannungsabfall zu verringern. Sobald einer der MOSFETs durch zu viel Strom zu heiß wird, steigt sein Widerstand. Dadurch reduzieren sich bei MOSFETs Unterschiede der Stromverteilung statt wie bei polaren Transistoren sich zu vergrößern.

Leistungs-MOSFETs auf Siliziumbasis werden vorteilhaft beim Schalten von Spannungen bis ca. 800 V und Strömen von bis zu mehreren 100 A eingesetzt. Einsatzgebiete sind u. a. Schaltnetzteile, Synchrongleichrichter, getaktete Strom- und Spannungsregler und auch starke Hochfrequenzsender bis in den UKW-Bereich. In Sonderanwendungen werden Schaltzeiten von nur einigen Nanosekunden bei Spannungen von mehreren Kilovolt durch Reihenschaltung realisiert.

Handhabung[Bearbeiten]

MOSFETs weisen durch die sehr hochohmige Isolierung des Gates gegenüber dem Source-Drain-Kanal eine große Empfindlichkeit gegenüber elektrostatischen Entladungen (engl. electro-static discharge, ESD) auf. Das führt bei unsachgemäßer Handhabung von elektronischen Bauteilen, die aus Feldeffekttransistoren bestehen, zu einem Durchbruch der Gate-Isolierschicht und damit zur Zerstörung der Feldeffekttransistoren. Die daraus resultierenden Schwierigkeiten bei der Handhabung waren einer der Gründe, warum Feldeffekttransistoren sich gegenüber Bipolartransistoren erst einige Jahrzehnte später am Markt durchsetzen konnten. Vielfach konnten schützende Drahtbrücken zwischen Gate und Source (Drain, Bulk) erst nach Einlötung des MOSFETs in der Anwendungsschaltung entfernt werden. Prinzipiell sind jedoch Leistungs-MOSFETs auf Grund ihrer meist im Nanofaradbereich liegenden Gatekapazität ausreichend gegen elektrostatische Aufladung natürlich geschützt, so dass besondere Schutzmaßnahmen – wie externe Drahtbrücken – hier meist nicht mehr benötigt werden. Heutige diskrete Kleinleistungs-Feldeffekttransistoren und integrierte Schaltungen haben außerdem meist integrierte Schutzdioden mit Widerständen oder entsprechende Halbleiterstrukturen an den Anschlussleitungen, welche die Auswirkungen von elektrostatischen Entladungen auf die empfindliche Gate-Isolierschicht minimieren. Trotzdem müssen bei der Handhabung von Feldeffekttransistoren immer noch besondere Vorsichtsmaßnahmen zur Vermeidung von elektrostatischen Aufladungen getroffen werden. So sind beispielsweise Arbeits- und Fertigungsbereiche, in denen mit Feldeffekttransistoren gearbeitet wird, durch ESD-Warnschilder gekennzeichnet. Zusätzlich sind immer die Herstellerangaben zu beachten.

Siehe auch[Bearbeiten]

Weblinks[Bearbeiten]

 Commons: MOSFET – Sammlung von Bildern, Videos und Audiodateien

Literatur[Bearbeiten]

  •  Hans-Joachim Fischer, Wolfgang E. Schlegel: Transistor- und Schaltkreistechnik. 4. Auflage. Militärverlag der DDR, Berlin 1988.
  •  Hans-Günther Wagemann, Tim Schönauer: Silizium-Planartechnologie. Grundprozesse, Physik und Bauelemente. Teubner, Stuttgart/Leipzig/Wiesbaden 2003, ISBN 3-519-00467-4.

Einzelnachweise[Bearbeiten]

  1. Patent US1745175: Method and Apparatus For Controlling Electric Currents. Erfinder: J. E. Lilienfeld (PDF).
  2.  Sami Franssila: Introduction to Microfabrication. John Wiley and Sons, 2010, ISBN 978-0-470-74983-8, S. 229.
  3. a b  Yaduvir Singh, Swarajya Agnihotri: Semiconductor Devices. I. K. International Pvt Ltd, 2009, ISBN 9789380026121, S. 128–130.
  4. Microwave Encyclopedia, Micorowaves101.com: LDMOS, abgerufen am 29. Nov. 2008
  5. vgl.  Michael Reisch: Halbleiter-Bauelemente. Springer, 2007, ISBN 978-3-540-73200-6, S. 219 (eingeschränkte Vorschau in der Google-Buchsuche).
  6.  Ulrich Tietze, Ch. Schenk: Halbleiter-Schaltungstechnik. 12. Auflage. Springer, 2002, ISBN 3-540-42849-6, S. 204.
  7.  Michael Reisch: Halbleiter-Bauelemente. Springer, 2007, ISBN 978-3-540-73199-3, S. 226.
  8. Carl Walding: Nicht nur Verluste minimiert. elektroniknet.de. Abgerufen am 20. September 2008.
  9. Martin Stiftinger: Simulation und Modellierung von Hochvolt-DMOS-Transistoren. Dissertation, TU Wien, 1994.
  10. Gordon Moore: No Exponential is Forever … but We Can Delay ’Forever’. International Solid State Circuits Conference (ISSCC), USA, 2003
  11. Y. S. Borkar: VLSI Design Challenges for Gigascale Integration. '18th Conference on VLSI Design, Kolkata, India, 2005
  12. ITRS – International technology roadmap for semiconductors 2006 Update.Technischer Report, 2006
  13.  T.J. Rodgers, J.D. Meindl: VMOS: high speed TTL compatible MOS logic. In: Solid-State Circuits, IEEE Journal of. 9, Nr. 5, 1974, S. 239–250, doi:10.1109/JSSC.1974.1050509.
  14.  Xuejue Huang u. a.: Sub 50-nm FinFET: PMOS. In: Electron Devices Meeting, 1999. IEDM Technical Digest. International. 1999, S. 67 –70, doi:10.1109/IEDM.1999.823848.
  15.  D. Hisamoto, W. C. Lee, J. Kedzierski, H. Takeuchi, K. Asano, C. Kuo, E. Anderson, T. J. King, J. Bokor, C. Hu: FinFET-a self-aligned double-gate MOSFET scalable to 20 nm. In: Electron Devices, IEEE Transactions on. 47, Nr. 12, 2000, S. 2320-2325, doi:10.1109/16.887014 (PDF).
  16.  E.J. Nowak, I. Aller, T. Ludwig, K. Kim, R.V. Joshi, Ching-Te Chuang, K. Bernstein, R. Puri: Turning silicon on its edge – double gate CMOS/FinFET technology. In: Circuits and Devices Magazine, IEEE. 20, Nr. 1, 2004, S. 20–31, doi:10.1109/MCD.2004.1263404.
  17. FinFET-Monopol gebrochen – FinFETs für alle. Abgerufen am 4. Januar 2014.