ARM Cortex-A

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

ARM Cortex-A bezeichnet eine Serie von Mikroprozessordesigns des Unternehmens ARM Holdings Plc, die zur Ausführung komplexer Rechenaufgaben vorgesehen sind und als IP-Core Lizenznehmern angeboten werden. Der Zusatz „A“ steht für applications (dt. Anwendungen) und soll die so bezeichneten Prozessoren als geeignete Hardwarebasis für die Ausführung komplexer Betriebssysteme und unterschiedlicher Softwareanwendungen ausweisen. Die CPUs basieren auf der ARM-Architektur und implementieren den Befehlssatz (engl. Instruction Set Architecture, ISA) ARMv7-A oder ARMv8-A. Die IP-Cores der ARM Cortex-A-Serie werden als energieeffiziente Hochleistungsplattform beworben und weltweit von zahlreichen Chipherstellern zum Entwurf eigener Ein-Chip-Systeme lizenziert. Entsprechende SoCs kommen unter anderem in Smartphones, mobilen Computern, digitalen Fernsehern und Settopboxen zum Einsatz.

ARM Cortex-A8[Bearbeiten | Quelltext bearbeiten]

Im Vergleich mit seinem Vorgänger ARM11 handelt es sich bei dem 2005 vorgestellten[1] Cortex-A8 um ein 32-bit superskalares Single-Core-Dual-Issue-Design, das rund die doppelte Anzahl Instruktionen pro Taktzyklus ausführen kann. Er kommt auf eine Rechenleistung von 2,0 DMIPS/MHz und besitzt jeweils 32 kB L1-Cache für Befehle und Daten sowie einen 512 kB großen L2-Cache. Die Taktfrequenzen in einem 65-nm-Prozess von TSMC bewegen sich zwischen 600 MHz und mehr als 1 GHz. Die Pipeline-Länge beträgt 13 Stufen.[2]

Der Cortex-A8 war der erste Core aus der Cortex-Familie, der in zahlreichen Geräten der Unterhaltungselektronik implementiert wurde.

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

Chips[Bearbeiten | Quelltext bearbeiten]

Die System-on-Chips (SoC) mit implementiertem Cortex-A8-Core umfassen u. a.:

ARM Cortex-A9[Bearbeiten | Quelltext bearbeiten]

Der 2007 vorgestellte[3] ARM Cortex-A9 ist ein 32-bit-Mikroprozessor, der die ARMv7‑A-Architektur implementiert. Er kann 32-bit-ARM-Befehle, 16- und 32-bit-Thumb-Befehle und 8-bit Java-Bytecodes ausführen. Beim Cortex-A9 handelt sich um ein superskalares Dual-Issue-Out-of-Order-Design. Der Prozessor kommt auf eine Rechenleistung von 2,5 DMIPS/MHz und besitzt jeweils 32 kB L1-Cache für Befehle und Daten sowie einen 128 kB bis 8 MB großen L2-Cache. Die Taktfrequenzen in einem 45-nm-Prozess von TSMC bewegen sich zwischen 800 MHz und 2 GHz. Die Pipeline-Länge beträgt 8 Stufen.[2] Der Cortex-A9 ist der erste Vertreter aus der Cortex-A-Familie, der sowohl in Uniprozessor- als auch Multiprozessorkonfigurationen eingesetzt werden kann.[3] Der Multiprozessor ARM Cortex-A9 MPCore verfügt über bis zu vier Cache-kohärente Cortex-A9-Prozessorkerne, die unter der Kontrolle der Snoop Control Unit (SCU) stehen. Die SCU stellt die L1-Data-Cache-Kohärenz sicher.[4]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • NEON SIMD-Erweiterungen (optional)[5]
  • VFPv3-Gleitkommaeinheit
  • Thumb-2-Befehlssatz
  • TrustZone-Sicherheitserweiterungen
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT.

Chips[Bearbeiten | Quelltext bearbeiten]

MediaTek MT6575A

Die System-on-Chips (SoC) mit implementierten Cortex-A9-Cores umfassen u. a.:

ARM Cortex-A5[Bearbeiten | Quelltext bearbeiten]

Der 2009 vorgestellte[6] ARM Cortex-A5 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A5-Cores, welche jeweils den ARMv7-A-Befehlssatz implementieren. Es handelt sich um ein Single-Issue-In-Order-Design. Er kommt auf eine Rechenleistung von 1,57 DMIPS/MHz und besitzt jeweils 4-64 kB L1-Cache für Befehle und Daten sowie optional einen 16 kB bis 1 MB großen L2-Cache. Die Taktfrequenzen in einem 40-nm-Prozess von TSMC erreichen bis zu 1 GHz. Die Pipeline-Länge beträgt 8 Stufen.[2] Der Cortex-A5 wurde als energieeffizienterer Nachfolger der ARM9- und ARM11-Cores für Einsteiger- und Mittelklasse-Mobilegräte vorgestellt. Im Vergleich zu diesen älteren Cores bietet der Cortex-A5 den Vorteil des moderneren Befehlssatzes ARMv7 gegenüber ARMv4/v5 (ARM9) bzw. ARMv6 (ARM11) sowie VFPv3 und NEON-SIMD-Erweiterungen.

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • NEON-SIMD-Erweiterungen
  • VFPv3-Gleitkommaeinheit
  • Thumb-2-Befehlssatz
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT

Chips[Bearbeiten | Quelltext bearbeiten]

Die System-on-Chips (SoC) mit implementierten Cortex-A5-Cores umfassen u. a.:

ARM Cortex-A15[Bearbeiten | Quelltext bearbeiten]

Der 2010 vorgestellte[7] ARM Cortex-A15 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A15-Cores, welche jeweils den ARMv7-A-Befehlssatz implementieren. Es handelt sich um ein 3-Wege-superskalares Out-of-Order-Design. Er kommt auf eine Rechenleistung von 3,4 DMIPS/MHz und besitzt jeweils 32 kB L1-Cache für Befehle und Daten sowie einen 128 kB bis 2 MB großen L2-Cache. Die Taktfrequenzen in einem 28-nm-Prozess von TSMC erreichen bis zu 2,5 GHz. Die Pipeline-Länge beträgt 15 Stufen.[8] Beim Big.LITTLE-Prozessing wird ein Cluster bestehend aus Cortex-A15-Cores aus Energiespargründen mit einem Cluster von 1 bis 4 Cortex-A7 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[9]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • 40-bit großer physischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
  • 4 Cores pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 400 (eine AMBA-4-kohärente Schaltmatrix)
  • DSP- und NEON-SIMD-Erweiterungen
  • VFPv4-Gleitkommaeinheit
  • Unterstützung von Hardware-Virtualisierung
  • Thumb-2-Befehlssatz
  • TrustZone-Sicherheitserweiterungen
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT

Chips[Bearbeiten | Quelltext bearbeiten]

Die System-on-Chips (SoC) mit implementierten Cortex-A15-Cores umfassen u. a.:

ARM Cortex-A7[Bearbeiten | Quelltext bearbeiten]

Der 2011 vorgestellte[10] ARM Cortex-A7 MPCore ist ein 32-bit-Multicore-Prozessor, der den ARMv7-A-Befehlssatz implementiert. Es handelt sich um ein teilweises Dual-Issue-In-Order-Design. Er kommt auf eine Rechenleistung von 1,9 DMIPS/MHz und besitzt zwei separate, 8-64 kB große L1-Caches sowie optional einen 128 kB bis 1 MB großen L2-Cache. Die beiden L1-Caches dienen dazu, Befehle und Daten voneinander unabhängig zwischenzuspeichern.[11] Die Pipeline-Länge beträgt 8 Stufen.[9] Die Taktfrequenzen in einem 28-nm-Prozess von TSMC erreichen beim Lizenznehmer Mediatek bis zu 2 GHz.[12] Seitens ARM sind bis zu 4 Prozessorkerne pro Cluster vorgesehen, durch die AMBA 4 Technologie lassen sich mehrere kohärente SMP-Cluster miteinander kombinieren. Der Cortex-A7 tritt sowohl alleine als energieeffizienterer Nachfolger des Cortex-A8 als auch beim Big.LITTLE-Prozessing in Erscheinung. Hier wird ein Cluster bestehend aus 1-4 Cortex-A7-Cores aus Gründen einer höheren Rechenleistung mit einem Cluster von 1 bis 4 Cortex-A15 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[9]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • 40-bit großer physischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
  • 4 Cores pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 400 (eine AMBA-4-kohärente Schaltmatrix)
  • DSP- und NEON-SIMD-Erweiterungen
  • VFPv4-Gleitkommaeinheit
  • Unterstützung von Hardware-Virtualisierung
  • Thumb-2-Befehlssatz
  • TrustZone-Sicherheitserweiterungen
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT

Chips[Bearbeiten | Quelltext bearbeiten]

Die System-on-Chips (SoC) mit implementierten Cortex-A7-Cores umfassen u. a.:

ARM Cortex-A53[Bearbeiten | Quelltext bearbeiten]

Der 2012 vorgestellte ARM Cortex-A53 MPCore ist ein 64-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A53-Cores, welche jeweils den ARMv8-A-Befehlssatz implementieren. Es handelt sich um ein teilweises Dual-Issue-In-Order-Design. Er kommt auf eine Rechenleistung von 2,3 DMIPS/MHz und besitzt jeweils 8-64 kB L1-Cache für Befehle und Daten sowie optional einen 128 kB bis 2 MB großen L2-Cache. Die Taktfrequenzen sind noch unbekannt, allerdings ist er für ein Design in einem 20-nm-Prozess ausgelegt. Die Pipeline-Länge beträgt 8 Stufen.[13] Der Cortex-A53 tritt sowohl alleine als auch beim Big.LITTLE-Prozessing in Erscheinung. Hier wird ein Cluster bestehend aus 1-4 Cortex-A53-Cores aus Gründen einer höheren Rechenleistung mit einem Cluster von 1 bis 4 Cortex-A57 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[9]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • Betriebsmodi AArch64 (64-bit) und AArch32 (32-bit und ARMv7-Rückwärtskompatbilität)
  • 40-bit großer physischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
  • erweiterte NEON-SIMD-Erweiterungen
  • VFPv4-Gleitkommaeinheit
  • Hardware-Verschlüsselungen (AES, SHA-1, SHA2-256)
  • Unterstützung von Hardware-Virtualisierung
  • TrustZone-Sicherheitserweiterungen
  • Thumb-2-Befehlssatz
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT

Chips[Bearbeiten | Quelltext bearbeiten]

Die System-on-Chips (SoC) mit implementierten Cortex-A53-Cores umfassen u. a.:

  • Allwinner A64, H5
  • Broadcom BCM2837 (Raspberry Pi 3 Model B)
  • HiSilicon Kirin 620, 650, 655, 658, 930, 935, 950, 955, 960
  • Mediatek MT6732, MT6735, MT6750, MT6752, MT6753, MT6755, MT6757, MT6795, MT6797(T), MT6799, MT8165, MT8173(C), MT8176, MT8732, MT8735, MT8752
  • Rockchip RK3368, RK3399
  • Samsung Exynos 5433, 7420, 7570, 7578, 7580, 7870, 7880, 8890, 8895
  • Qualcomm Snapdragon 410, 415, 420, 425, 430, 435, 610, 615, 616, 617, 625, 630, 650, 652, 808 und 810
  • Xilinx Zynq UltraScale+ MPSoC

ARM Cortex-A57[Bearbeiten | Quelltext bearbeiten]

Der ebenfalls 2012 vorgestellte ARM Cortex-A57 MPCore ist ein 64-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A57-Cores, welche jeweils den ARMv8-Befehlssatz implementieren. Es handelt sich um ein 3-Wege-superskalares Out-of-Order-Design. Er kommt auf eine Rechenleistung von 4,1 DMIPS/MHz und besitzt jeweils 48/32 kB L1-Cache für Befehle bzw. Daten sowie einen 512 kB bis 2 MB großen L2-Cache. Die Taktfrequenzen in einem 20-nm-Prozess von TSMC werden 2,5 GHz erreichen. Die Pipeline-Länge beträgt 15 Stufen.[13] Beim Big.LITTLE-Prozessing wird ein Cluster bestehend aus Cortex-A57-Cores aus Energiespargründen mit einem Cluster von 1 bis 4 Cortex-A53 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[9]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • Betriebsmodi AArch64 (64-bit) und AArch32 (32-bit und ARMv7-Rückwärtskompatbilität)
  • 4 Cores pro Cluster (AMBA-4 ACE und AMBA-5 CHI wird unterstützt)
  • 44-bit großer physischer Adressraum
  • erweiterte NEON-SIMD-Erweiterungen
  • VFPv4-Gleitkommaeinheit
  • Hardware-Verschlüsselungen (AES, SHA-1, SHA2-256)
  • Unterstützung von Hardware-Virtualisierung
  • TrustZone-Sicherheitserweiterungen
  • Thumb-2-Befehlssatz
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT

Chips[Bearbeiten | Quelltext bearbeiten]

Die System-on-Chips (SoC) mit implementierten Cortex-A57-Cores umfassen u. a.:

ARM Cortex-A12/A17[Bearbeiten | Quelltext bearbeiten]

Der 2013 vorgestellte ARM Cortex-A12 MPCore ist ein 32-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A12-Cores, welche jeweils den ARMv7-A-Befehlssatz implementieren. Es handelt sich um ein Dual-Issue-Out-of-Order-Design. Er kommt auf eine Rechenleistung von 3,0 DMIPS/MHz und besitzt einen 32-64 kB L1-Cache für Befehle, einen 32 kB großen L1-Cache für Daten sowie einen 256 kB bis 8 MB großen L2-Cache. Die Taktfrequenzen in einem 28-nm-Prozess von TSMC erreichen bis zu 2 GHz. Die Pipeline-Länge beträgt 10 Stufen [5]. Der Cortex-A12 sollte die Nachfolge des Cortex-A9 antreten und wurde für eine Fertigung in einer Strukturgröße von 28 nm entwickelt. Die höhere Rechenleistung/MHz (3,0 statt 2,5 DMIPS/MHz) wurde u. a. durch ein komplexeres Out-of-Order-Design, eine größere Sprunghistorien-Tabelle, mehr Ausführungseinheiten (7 statt 3) und einen voll integrierten L2-Cache erreicht.[14] Zum Zeitpunkt der Vorstellung sollte das Prozessordesign so verglichen mit dem ARM Cortex-A9 eine 40 % höhere Rechenleistung erreichen.[15] Beim Big.LITTLE-Prozessing wird ein Cluster bestehend aus Cortex-A12-Cores aus Energiespargründen mit einem Cluster von 1 bis 4 Cortex-A7 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten.[9]

Das Cortex-A12-Design wurde von ARM noch im Jahr 2014 auf das Leistungsniveau des im Februar 2014[16] vorgestellten Cortex-A17 MPCore weiterentwickelt. Im September 2014 gab ARM bekannt, dass der Cortex-A12 nicht mehr weiter als CPU-Design vermarktet wird. Als Ersatz ist der ARM Cortex-A17 MPCore vorgesehen.[17] Der Cortex-A17 soll ARM zufolge rund 60 % schneller sein als der Cortex-A9.[15]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • 40-bit großer physischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
  • 4 Cores pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 400 (eine AMBA-4-kohärente Schaltmatrix)
  • DSP- und NEON-SIMD-Erweiterungen
  • VFPv4-Gleitkommaeinheit
  • Unterstützung von Hardware-Virtualisierung
  • Thumb-2-Befehlssatz
  • TrustZone-Sicherheitserweiterungen
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT

Chips[Bearbeiten | Quelltext bearbeiten]

  • Rockchip RK3288

ARM Cortex-A72[Bearbeiten | Quelltext bearbeiten]

Der 2015 vorgestellte ARM Cortex-A72 MPCore ist wie der A57 ein 64-bit-Multicore-Prozessor mit bis zu 4 Cache-kohärenten Cortex-A72-Cores, welche jeweils den ARMv8-Befehlssatz implementieren. Es handelt sich um ein 3-Wege-superskalares Out-of-Order-Design mit einer 15-stufigen Pipeline. Laut ARM liefert der A72 bei gleicher Taktrate eine „bis zu 50 % höhere Rechenleistung“ als der A57 und besitzt jeweils 48/32 kB L1-Cache für Befehle bzw. Daten sowie einen 512 kB bis 2 MB großen L2-Cache.[18] Der Ziel-Fertigungsprozess soll 16-nm-FinFET von TSMC werden, in welchem Taktfrequenzen von bis zu 2,3 GHz erreicht werden; den theoretischen Maximaltakt gibt ARM mit 2,5 GHz an. Beim Big.LITTLE-Prozessing wird ein Cluster bestehend aus Cortex-A72-Cores aus Energiespargründen mit einem Cluster von 1 bis 4 Cortex-A53 zusammen auf einem Chip implementiert, die jeweils abwechselnd je nach Anforderungen der Software an die Rechenleistung diese abarbeiten. Es ist zu beachten, dass bei der Kalkulation der Rechenleistung im Vergleich zum A57 ein 16-nm-FinFET-Prozess angenommen wird, während die Zahlen für den A57 vom 20-nm-Prozess stammen. Ein erheblicher Teil der Steigerung wird daher rein fertigungstechnisch durch das Mooresche Gesetz erzielt.[19] Die Basis für das Neudesign stellte der Cortex-A57 dar, das in zahlreichen Blöcken optimiert wird, so bei der Sprungvorhersage, den Latenzzeiten bei Gleitkommaoperationen und bei der Cache-Verwaltung. Der Flächenbedarf sank bei 28-nm-Fertigung von 3,6 mm² (A57) auf 3,3 mm².[20]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • 40-bit großer physischer Adressraum für bis zu 1 TB RAM, pro Prozess ist jeweils ein 32-bit-Adressraum ansprechbar
  • 4 Cores pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 500 (eine AMBA-4-kohärente Schaltmatrix, AMBA-5 CHI wird unterstützt)
  • DSP- und NEON-SIMD-Erweiterungen
  • VFPv4-Gleitkommaeinheit
  • Unterstützung von Hardware-Virtualisierung
  • Thumb-2-Befehlssatz
  • TrustZone-Sicherheitserweiterungen
  • Unterstützung von Jazelle DBX für die Ausführung von Java-Code
  • Jazelle RCT

Chips[Bearbeiten | Quelltext bearbeiten]

Die System-on-Chips (SoC) mit implementierten Cortex-A72-Cores umfassen u. a.:

  • HiSilicon Kirin 950, 955
  • Mediatek MT6797(T), MT8173(C), MT8176
  • Qualcomm Snapdragon 650, 652, 653
  • Rockchip RK3399
  • Samsung Exynos 7650

ARM Cortex-A73[Bearbeiten | Quelltext bearbeiten]

Der 2016 vorgestellte ARM Cortex-A73 MPCore ist ein 64-bit-Multicore-Prozessor mit bis zu vier Cortex-A73-Cores, welche jeweils den ARMv8-Befehlssatz implementieren. Dabei ist das Core-Design an das des Cortex-A17 angelehnt und gehört nicht zur A15/A57/A72 Entwicklungsreihe. Es handelt sich um ein 2-Wege-superskalares Out-of-Order-Design mit einer 11-stufigen Pipeline, der L1-Cache besitzt 64 kB für Befehle und 32 kB oder 64 kB für Daten. Auf den gemeinsamen L2-Cache (256 kB bis 8 MB) können alle Cores im Cluster gleichzeitig zugreifen. ARM gibt den Takt mit 2,8 GHz an, ein Cluster mit vier Cores, 64 kB/64 kB L1- und 2 MB L2-Cache soll in TSMCs 10FF implementiert ca. 5 mm² groß sein.[21]

Eigenschaften[Bearbeiten | Quelltext bearbeiten]

  • 4 Cores pro Cluster (AMBA-4 AXI4 oder ACE wird unterstützt)
  • DSP- und NEON-SIMD-Erweiterungen
  • VFPv4-Gleitkommaeinheit
  • Unterstützung von Hardware-Virtualisierung
  • Thumb-2-Befehlssatz
  • TrustZone-Sicherheitserweiterungen

Chips[Bearbeiten | Quelltext bearbeiten]

  • HiSilicon Kirin 970
  • Mediatek MT6799

Lizenznehmer und Produkte (ARMv7-A)[Bearbeiten | Quelltext bearbeiten]

Allwinner AMLogic Apple Broadcom Freescale HiSilicon MediaTek Nvidia Rockchip Samsung ST-Ericsson Texas Instruments
Cortex-A8 A10 und A13 A4 i.MX5x RK2918 Exynos 3 OMAP3

AM335x

Cortex-A9 AML7366-M und AML8726-(M, M3L, M6, MX) A5 BCM11311 verschiedene Modelle aus der i.MX6-Serie K3V2 MT6575, MT6577, MT8317T, MT8377 Tegra 2, Tegra 3 und Tegra 4i RK3066, RK3188, RK3168 Exynos 4 Nova U8500 OMAP4
Cortex-A7 A20 und A31 BCM2836 i.MX6ULL, i.MX6UltraLite, i.MX7Dual family MT6517, MT6572, MT6582(M), MT6589(T), MT6592, MT8121, MT8125, MT8127, MT8312, MT8389
Cortex-A12 RK32XX
Cortex-A15 SoC Tegra 4, Tegra K1 Exynos 5
Dual, Quad
Nova A9600 OMAP5
big.LITTLE
A7 + A12
big.LITTLE
A7 + A15
K3V3 MT8135 Exynos 5 Octa
big.LITTLE
A7 + A17
MT6595(M/T)

Siehe auch[Bearbeiten | Quelltext bearbeiten]

Weblinks[Bearbeiten | Quelltext bearbeiten]

Einzelnachweise[Bearbeiten | Quelltext bearbeiten]

  1. ARM: Pressemitteilung vom 4. Oktober 2005.
  2. a b c Frank Riemenschneider: Cortex-A5 für Mikrocontroller- und Multiprozessing- Anwendungen. In: Elektroniknet.de, 4. Juni 2010. (Memento vom 23. September 2015 im Internet Archive)
  3. a b ARM: ARM Unveils Cortex-A9 Processors For Scalable Performance and Low-Power Designs, Pressemitteilung vom 3. Oktober 2007.
  4. ARM: Processor variants In: ARM Cortex-A9 Technical Reference Manual r4p1, 2016.
  5. Cortex-A9 Processor bei ARM.com, abgerufen am 20. August 2013.
  6. ARM: Nachwuchs für die die Cortex-A-Familie In: heise online, 22. Oktober 2009.
  7. ARM: ARM Unveils Cortex-A15 MPCore Processor to Dramatically Accelerate Capabilities of Mobile, Consumer and Infrastructure Applications, Pressemitteilung vom 8. September 2010.
  8. Frank Riemenschneider: Cortex-A15 zielt auf Kommunikations- und Server-Markt. In: Elektroniknet.de, 10. März 2011. (Memento vom 23. September 2015 im Internet Archive)
  9. a b c d e f Frank Riemenschneider: ARM paart Cortex-A7 und Cortex-A15. In: Elektroniknet.de, 13. Juni 2012. (Memento vom 23. September 2015 im Internet Archive)
  10. ARM stellt neuen SoC-Prozessorkern Cortex-A7 vor In: heise online, 20. Oktober 2011.
  11. ARM: Cortex-A7 MPCore Revision: r0p3 – Technical Reference Manual, S. 6–2, 7-2.
  12. The MediaTek MT6592 chipset benchmark test leaked online In: GIZMOCHINA, 17. Oktober 2013.
  13. a b Frank Riemenschneider: ARM enthüllt neue 64-bit-Cores. In: Elektroniknet.de, 30. Oktober 2012. (Memento vom 4. März 2016 im Internet Archive)
  14. Frank Riemenschneider: ARM Cortex-A12: Der Nachfolger für den Cortex-A9 steht bereit. In: Elektroniknet.de, 13. August 2013. (Memento vom 23. September 2015 im Internet Archive)
  15. a b Benjamin Benz: Neuer ARM-Kern für Mittelklasse-Smartphones In: heise online, 11. Februar 2014.
  16. ARM: Cortex-A17 and an enhanced suite of IP targeted at the mid-range mobile market., 13. Februar 2014.
  17. ARM: ARM Cortex-A17 / Cortex-A12 processor update., 30. September 2014.
  18. ARM: Cortex-A72 Processor.
  19. Frank Riemenschneider: ARM Cortex-A72 soll neue Messlatte für Energieeffizienz setzen. In: CRN, 17. Februar 2015.
  20. Frank Riemenschneider: ARM-Chefarchitekt stellt Cortex-A72-Details vor., Artikel bei Elektroniknet.de vom 29. April 2015.
  21. Andrei Frumusanu: The ARM Cortex A73 – Artemis Unveiled. Artikel bei AnandTech.com vom 29. Mai 2016.