ARM Cortex-M

aus Wikipedia, der freien Enzyklopädie
Wechseln zu: Navigation, Suche

ARM Cortex-M ist eine Familie von 32-Bit-Mikroprozessoren, die vom Unternehmen ARM entwickelt wurde und unter der Lizenz von verschiedenen Hardwareherstellern produziert wird. Der Kern stellt eine Reduced Instruction Set Computer (RISC) dar, ist ein Teil der ARMv6- bzw. ARMv7-Architektur[1] und unterteilt sich in aufsteigender Komplexität in die Einheiten Cortex-M0[2], Cortex-M0+[3], Cortex-M1[4], Cortex-M3[5], Cortex-M4[6] und Cortex-M7. Primärer Einsatzbereich sind Mikrocontroller.

ARM Cortex-M0 und M3-Chips von NXP und Silicon Laboratories

Allgemeines[Bearbeiten]

ARM Limited stellt selbst keine Mikroprozessoren (CPUs) her, sondern lizenziert den Kern an Hersteller und Chipproduzenten, sogenannte integrated device manufacturers (IDM), welche den eigentlichen ARM-Kern um eigene und herstellerspezifische Peripherie wie z. B. Controller Area Network (CAN), Local Interconnect Network (LIN), Universal Serial Bus (USB), I²C-Bus, Serial Peripheral Interface (SPI), Serielle Schnittstellen, Ethernet-Schnittstellen, Pulsweitenmodulation-Ausgänge, oder Analog-Digital-Wandler erweitern. Diese Einheiten werden über den Advanced Microcontroller Bus Architecture (AMBA) an den ARM-Kern angeschlossen. ARM Limited bietet für den Kern verschiedene Lizenzmodelle an, welche sich in den Kosten und Umfang der zur Verfügung gestellten Daten unterscheiden. In allen Fällen ist das Recht verbunden, eigene Hardware mit ARM-Prozessoren frei vertreiben zu dürfen.

Die "ARM Cortex-M"-Prozessoren sind für den Lizenznehmer als IP-Core in der Hardwarebeschreibungssprache Verilog verfügbar und können mittels Logiksynthese als digitale Hardwareschaltung abgebildet werden, um dann entweder in Field Programmable Gate Arrays (FPGAs) oder Anwendungsspezifische integrierte Schaltungen (ASICs) eingesetzt zu werden. Je nach Lizenzmodell sind auch Erweiterungen und Veränderung gestattet und erlauben es den Hardwarehersteller neben der Integration eigener Peripherie Erweiterungen wie spezielle Taktformen, optimierter Leistung für mobile Geräte, eigene Maschinenbefehle oder die Integration spezieller Debugschnittstellen.

Befehlssatz[Bearbeiten]

Die Prozessoren Cortex-M0 und M1 basieren auf einer ARMv6-M Architektur,[7], die Cortex-M3 auf einer ARMv7-M Architektur,[8] und die Cortex-M4 sowie Cortex-M7 auf einer ARMv7-ME Architektur.[8] Die Unterschiede betreffen primär den Befehlssatz und die zur Verfügung stehenden Maschinenbefehle. Die Linien sind so festgelegt, dass die binären Maschinenbefehle aufwärts kompatibel sind, das heißt, ein Maschinenprogramm von einem Cortex-M0 oder M1 ist ohne Veränderung auch auf einem Cortex-M3, M4 oder M7 lauffähig. Umgekehrt können nicht alle Befehle des Cortex-M3, M4 oder M7 auf der Cortex-M0 oder M1 ausgeführt werden.[7][8]

Alle Prozessoren aus der Cortex-M-Familie unterstützen die Basisbefehle aus dem so genannten Thumb-Befehlssatz, dem Thumb-2-Befehlssatz und bieten zusätzlich eine Multipliziereinheit in Hardware. M0 und M1 fehlen allerdings im Thumb-Befehlssatz neuere Erweiterungen wie die Befehle CBZ, CBNZ und IT, welche erst in der später entwickelten ARMv7-M-Architektur verfügbar sind. Und der Thumb-2-Befehlssatz ist auf einige wenige Befehle wie BL, DMB, DSB, ISB, MRS und MSR limitiert.[7][8] Die Einschränkungen bei M0 und M1 sind Folge der Vorgabe, die Chipfläche möglichst klein zu halten.

Cortex-M3, mit größerer Chipfläche, umfasst den vollständigen Thumb- und Thumb-2-Befehlssatz, bietet darüber hinaus einige spezielle Instruktionen, eine eigene Divisionseinheit in Hardware und kann mathematische Befehle wie Addition statt mit Überlauf auch mit Sättigung behandeln, was insbesondere im Bereich der Signalverarbeitung von Bedeutung ist. Cortex-M4 erweitert diese Möglichkeiten um einige spezielle Befehle, wie sie bei digitalen Signalprozessoren (DSP) üblich sind, und bietet optional eine Gleitkommaeinheit für die Bearbeitung von Gleitkommazahlen nach der Norm IEEE 754 für einfache Genauigkeit.[7][8] Der Cortex-M7 erweitert die Gleitkommaeinheit für die Bearbeitung von Gleitkommazahlen für doppelte Genauigkeit.[9]

Cortex-M Familie, Befehlsätze
ARM
Cortex-M
Thumb Thumb-2 Hardware-
Multiplizierer
Hardware-
Dividierer
Math. Operationen
mit Sättigung
DSP
Erweiterung
Gleitkommaeinheit ARM
Architektur
Cortex-M0
Größtenteils Teilmenge 1 oder 32 Zyklen Nein Nein Nein Nein
ARMv6-M [7]
Cortex-M1
Größtenteils Teilmenge 3 oder 33 Zyklen Nein Nein Nein Nein
ARMv6-M [7]
Cortex-M3
Vollständig Vollständig 1 Zyklus Ja Ja Nein Nein
ARMv7-M [8]
Cortex-M4
Vollständig Vollständig 1 Zyklus Ja Ja Ja Optional
ARMv7-ME [8]
Cortex-M7
Vollständig Vollständig 1 Zyklus Ja Ja Ja Optional
ARMv7-ME [8]
ARM Cortex-M Optionen[7][8]
Typ SysTick
Timer
Bit-Banding Speicherschutz
(MPU)
Cortex-M0
Optional Nein Nein
Cortex-M1
Optional Nein Nein
Cortex-M3
Ja Optional Optional
Cortex-M4
Ja Optional Optional
Cortex-M7
Ja Optional Optional

Die meisten Cortex-M3 und -M4-Chips bieten Bit-Banding. Dies bedeutet, dass bestimmte Bits im Speicher auf eine eigene Word-Adresse gemappt und dadurch einfacher angesprochen werden können. Es ist nicht zu verwechseln mit Bit-Banging. Ob die Funktion aber auf einer konkreten Cortex-M-Implementierung tatsächlich vorhanden ist, sollte im Einzelfall geprüft werden.[10]

Typen[Bearbeiten]

Cortex-M0[Bearbeiten]

Besonderheiten[Bearbeiten]

Besonderheiten des Cortex-M0 sind:

  • ARMv6-M-Architektur [7]
  • Von-Neumann-Architektur (anders als M3 und M4) [11]
  • Wake-Up-Interrupt-Controller [11]
  • Befehlssatz
    • Thumb - fast vollständig bis auf CBZ, CBNZ, IT.
    • Thumb-2 - Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
    • 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine größere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.
  • 3-stufige Pipeline

Implementierungen[Bearbeiten]

Unter anderem bieten folgende Halbleiterhersteller Cortex-M0 basierende Mikrocontroller an:

Cortex-M0+[Bearbeiten]

Besonderheiten[Bearbeiten]

Besonderheiten des Cortex-M0+ sind:

  • ARMv6-M-Architektur [7]
  • Von-Neumann-Architektur (anders als M3 und M4) [12]
  • Wake-Up-Interrupt-Controller [12]
  • Interrupt-Vektor-Tabellen-Verschiebung ins RAM [12]
  • Befehlssatz
    • Thumb - fast vollständig bis auf CBZ, CBNZ, IT.
    • Thumb-2 - Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
    • 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine höhere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.
  • 2-stufige Pipeline

Implementierungen[Bearbeiten]

Unter anderem bieten folgende Halbleiterhersteller Cortex-M0+ basierende Mikrocontroller an:

Cortex-M1[Bearbeiten]

Besonderheiten[Bearbeiten]

Besonderheiten des Cortex-M1 sind:

  • ARMv6-M-Architektur [7]
  • Befehlssatz
    • Thumb - fast vollständig bis auf CBZ, CBNZ, IT.
    • Thumb-2 - Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
    • 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine höhere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.

Implementierungen[Bearbeiten]

Unter anderem bieten folgende Halbleiterhersteller von Field Programmable Gate Array (FPGA) sogenannte Soft-Cores für ihre Logikbausteine an:

Cortex-M3[Bearbeiten]

Hauptartikel: Cortex-M3
Cortex M3 in einem Mikrocontroller von NXP, Typ LPC1768

Besonderheiten[Bearbeiten]

Besonderheiten des Cortex-M3 sind:[5]

  • ARMv7-M-Architektur [8]
  • Befehlssatz
    • vollständiger Thumb-Befehlssatz
    • vollständiger Thumb-2-Befehlssatz
    • 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen lange Divisionsbefehl, Mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
  • 3-stufige Pipeline mit Sprungvorhersage
  • 1 bis 240 physikalische Hardwareinterrupt, eine spezielle Form von Interrupts mit 12 Zyklen Latenz.
  • Verschiedenartiger Bereitschaftsbetrieb (Sleep Modes)
  • Speicherschutzeinheit (MPU) mit 8 Regionen als Option
  • 1,25 DMIPS pro MHz Taktfrequenz
  • herstellbar mit 90 nm-Halbleitertechnologie.[13]
  • 32 µW pro MHz Taktfrequenz
  • Fläche am Chip für den Kern: 0,12 mm2

Implementierungen[Bearbeiten]

Unter anderem bieten folgende Halbleiterhersteller Cortex-M3 basierende Mikrocontroller an:

Cortex-M4[Bearbeiten]

Hauptartikel: Cortex-M4

Besonderheiten[Bearbeiten]

Im Aufbau entspricht der Cortex-M4 einem M3, welcher um spezielle DSP-Befehle und optional eine Gleitkommaeinheit erweitert ist. Cortex-M4 mit Gleitkommaeinheit wird als Cortex-M4F bezeichnet. Besonderheiten des Cortex-M4 sind:[6]

  • ARMv7-ME Architektur [8]
  • Befehlssatz
    • vollständiger Thumb-Befehlssatz
    • vollständiger Thumb-2-Befehlssatz
    • 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen lange Divisionsbefehl, mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
    • DSP-Erweiterungen: 16/32-bit MAC-Befehl mit einem Zyklus, 8/16-Bit SIMD-Arithmetik.
    • optionale Gleitkommaeinheit mit der Bezeichnung FPv4-SP, IEEE-754 kompatibel.
  • 3-stufige Pipeline mit Sprungvorhersage
  • 1 bis 240 physikalische Hardwareinterrupt, eine spezielle Form von Interrupts mit 12 Zyklen Latenz.
  • verschiedenartiger Bereitschaftsbetrieb (Sleep Modes)
  • Speicherschutzeinheit (MPU) mit 8 Regionen als Option
  • 1,25 DMIPS pro MHz Taktfrequenz

Implementierungen[Bearbeiten]

Unter anderem bieten folgende Halbleiterhersteller Cortex-M4 basierende Mikrocontroller an:

Cortex-M7[Bearbeiten]

Besonderheiten[Bearbeiten]

Im Vergleich zum Cortex-M4 wurde der M7 mit einer längeren Dual-Issue-Pipeline für höhere Taktfrequenzen, einem neu konzipierten Speichersystem u.a. mit L1-Caches und TCMs, einer Verdoppelung der DSP-Performance gegenüber dem M4 und einem optionalen Lock-Step-Betrieb ausgestattet. Besonderheiten des Cortex-M7 sind:[9]

  • ARMv7-ME Architektur [8]
  • Befehlssatz
    • vollständiger Thumb-Befehlssatz
    • vollständiger Thumb-2-Befehlssatz
  • L1-Caches für Befehle und Daten von jeweils 4-64 KB
  • TCM für Befehle und Daten jeweils 0-16 MB
  • insgesamt 6 Speicherschnittstellen, davon 2 x 64 bit und 4 x 32 bit
  • 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen lange Divisionsbefehl, mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
  • DSP-Erweiterungen: 16/32-bit MAC-Befehl mit einem Zyklus, 8/16-Bit SIMD-Arithmetik.
  • Gleitkommaeinheit mit der Bezeichnung FPv5-SP, IEEE-754 kompatibel und mit Instruktionen für einfache und doppelte Genauigkeit (32x32 oder 16x64 bit).
  • 6-stufige Dual-Issue-Pipeline mit Sprungvorhersage
  • 1 bis 240 physikalische Hardwareinterrupt, eine spezielle Form von Interrupts mit 11-12 Zyklen Latenz.
  • verschiedenartiger Bereitschaftsbetrieb (Sleep Modes)
  • Speicherschutzeinheit (MPU) mit 16 oder 32 Regionen als Option
  • Lock-Step-Betrieb mit zwei unabhängig arbeitenden Cores
  • maximale Taktfrequenz bei Herstellung in einem 40-nm-LP-Prozess 400 MHz
  • 2,14 DMIPS pro MHz Taktfrequenz

Implementierungen[Bearbeiten]

Bislang bietet nur ST Microelectronics Cortex-M7 basierende Mikrocontroller an; Atmel und Freescale haben die Lizenzierung des Cortex-M7, aber noch keine Produkte angekündigt:

Entwicklungswerkzeuge[Bearbeiten]

Entwicklungsboard mit Cortex-M3 Typ LPC1343 von NXP

Als integrierte Entwicklungsumgebungen steht unter anderen die GNU Toolchain mit Eclipse zur Verfügung. Daneben gibt es noch verschiedene kommerzielle Angebote beispielsweise von IAR oder Keil. Als Betriebssysteme können unter anderem Echtzeitbetriebssysteme wie FreeRTOS, OpenRTOS, SafeRTOS oder SCIOPTA[14] verwendet werden. Auf Prozessoren mit externem Speicherinterface ist es auch möglich, µClinux auszuführen. Als Debugger für die JTAG-Schnittstelle sind unter anderem der GNU Debugger in Verbindung mit OpenOCD für die Hardwareanbindung verfügbar.

Die Dokumentation ist sehr umfangreich. Insbesondere sind die Kernfunktionen der Cortex-M-Familie in den Unterlagen von ARM beschrieben und für alle Implementierungen identisch. Die diversen konkreten Hardwareimplementierungen und herstellerspezifische Erweiterungen sind hingegen in den jeweiligen Herstellerunterlagen beschrieben.

Literatur[Bearbeiten]

  •  Joseph Yiu: The Definitive Guide to the ARM Cortex-M0. 2. Auflage. Newnes, 2011, ISBN 978-012385477-3, S. 552.
  •  Joseph Yiu: The Definitive Guide to the ARM Cortex-M3. 2. Auflage. Newnes, 2009, ISBN 978-185617963-8, S. 479.

Weblinks[Bearbeiten]

Cortex-M-Serie ARM-Website ARM-Core ARM-Architektur
M0 M0 Cortex™-M0 Revision: r0p0 - Technical Reference Manual (PDF; 461 kB) ARMv6-M
M0+ M0+ Cortex-M0+ Revision: r0p0 Technical Reference Manual (PDF; 417 kB) ARMv6-M
M1 M1 Cortex™-M1 Revision: r1p0 - Technical Reference Manual (PDF; 943 kB) ARMv6-M
M3 M3 Cortex™-M3 Revision: r2p0 - Technical Reference Manual (PDF; 2,4 MB)
Cortex™-M3 Revision: r1p1 - Technical Reference Manual (PDF; 2,1 MB)
ARM Core Cortex-M3 / Cortex-M3 with ETM (AT420/AT425) - Errata Notice (PDF; 250 kB)
ARMv7-M
M4 M4 Cortex®-M4 Revision: r0p1 - Technical Reference Manual (PDF; 914 kB)
Cortex™-M4 Technical Reference Manual ARM DDI 0439B Errata 01 (PDF; 121 kB)
ARMv7-ME
M7 M7

Einzelnachweise[Bearbeiten]

  1. Cortex-M0, -M0+ und -M1 zählen zur ARMv6-Architektur und Cortex-M3 und -M4 zur ARMv7-Architektur.
  2. Cortex-M0 m0 r0p0 Technical Reference Manual; ARM Holdings. (PDF; 461 kB)
  3. Cortex-M0+ m0p r0p0 Technical Reference Manual; ARM Holdings. (PDF; 417 kB)
  4. Cortex-M1 m1 r1p0 Technical Reference Manual; ARM Holdings. (PDF; 943 kB)
  5. a b Cortex-M3 m3 r2p0 Technical Reference Manual; ARM Holdings. (PDF; 2,4 MB)
  6. a b Cortex-M4 m4 r0p1 Technical Reference Manual; ARM Holdings. (PDF; 914 kB)
  7. a b c d e f g h i j ARMv6-M Architecture Reference Manual; ARM Holdings.
  8. a b c d e f g h i j k l ARMv7-M Architecture Reference Manual; ARM Holdings.
  9. a b ARMs Cortex-M7 - der Schlüssel zu sicherheitskritischen Anwendungen?. Frank Riemenschneider, elektroniknet.de. Abgerufen am 24. September 2014.
  10. Cortex-M3 Embedded Software Development; App Note 179; ARM Holdings. (PDF; 179 kB)
  11. a b ARMs Mini-Core soll MCU-Markt neu definieren. Frank Riemenschneider, elektroniknet.de. Abgerufen am 27. Mai 2010.
  12. a b c ARM stellt kleinsten 32-bit-Core aller Zeiten vor. Frank Riemenschneider, elektroniknet.de. Abgerufen am 13. März 2013.
  13. ARM Cortex-M3 Specifications, ARM Holdings, engl.
  14. http://www.sciopta.com RTOS; IEC61508.